[問題] 跨clock domain的sta

[wasai (-0a)]

目前已有
create_clock clk
create_generated_clock -name clk_div_2 \
[get_pins clk_div_2_reg/Q] -divide_by 2 -source clk

clk_div_2 會在
MEM 會在clk_div_2 falling edge 輸出DOUT

DFF is rising edge trigger by clk

clk_div_2---> MEM --> DFF
                       ^
                  clk  |

請問這個路徑要如何在primetime中檢查?

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.45.192.230 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1656461979.A.214.html
→ wildwolf: 先用 clk_div_2 triggered 的 DFF 存入資料後，再按照一
→ wildwolf: 般 CDC 的做法，將資料交換到 "clk" domain 那邊。
推 hsucheng: 你的mem有lib嗎
→ wasai: 再度檢查 發現sdc有漏設clock 感謝回覆