[問題] 負載電容

[KYSC ()]

大家好，想請問一下，在電路模擬時有時候會在輸出的地方再加上10p~30p的電容，這個電
容是為了考慮什麼因素而加的，謝謝！

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.229.114.177 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1661925027.A.F1C.html
→ blacktea5: 穩壓 等效阻抗
推 tony9211: PCB版的寄生電容 在高速一點會加放電感
→ KYSC: 那請問除了負載電容外也會看到並一個負載電容 這也是因為PC
→ KYSC: B板的寄生的阻抗嗎
→ KYSC: 打錯 是電阻 負載電容並負載電阻
→ samm3320: 要看你電路要推什麼負載啊
→ samm3320: 這是規格應該跟需求端談好而不是隨便放個值
→ KYSC: 是在模擬一串inverter 做function 模擬的時候需要在輸出端
→ KYSC: 加上電容或再並一個電阻才能確保其推力 在沒有明確指出要推
→ KYSC: 什麼負載的情況下 想知道這些負載是考量到哪些的寄生效應而
→ KYSC: 加的
→ samm3320: 這問題就像問大家你老婆為啥生氣但你沒結婚
推 johnrunroad: 我覺得是在模擬parasitic + 下一個邏輯閘的input cap