[問題] 計組的問題

[gg15ffgg15ff (居居15投)]

小弟熟人最近讀到計組
遇到一些問題跑來問我，但我忘光了，想請教大家

他問我說，考慮一個最簡單的single cycle cpu，沒有cache，而且直接接上bus去跟dram要
資料。

這時候cpu一定要有個bus的介面來發送記憶體存取要求及收取結果。那是不是說這個cpu裡
面要有個簡單的狀態機？

但是課本上從來都沒提過single cycle cpu會有狀態機，他擔心自己的猜測有問題，上網看
別人寫的cpu也沒看到狀態機

網路上的lab大多都直接假設一個cycle就能完成資料傳遞


--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.200.28.190 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1663274026.A.4B9.html
推 Schottky: 不用
推 suspect1: 你只的是單一週期有管線還是無管線？
→ suspect1: 兩種CPU都不需FSM
推 suspect1: 指令簡單分為R-Type、Load/Store、Branch、Jump
→ suspect1: 各種指命執行時間都不同。若是無管線又得fixed length
→ suspect1: 則必須遷就時間最長的L/S
→ suspect1: 當然你可以設計單一週期就能完成存取data的CPU
→ suspect1: 但會有function unit無法重複被利用
→ suspect1: 效率差....等問題。唯一優點是架構簡單
→ admon: 指令分開成請求和收取就不需要cpu自己記狀態
推 HenryLin123: 一個cycle完成不就送出去要求馬上收到了，那就執行下
→ HenryLin123: 個指令了吧？
推 mmonkeyboyy: 你是要假設mem  in/out都是馬上就有