[問題] LDO能穩壓但是增益小於0db

[darksoul8507 (soul)]

各位前輩大家好：

小弟現在試著用hspice跑一顆LDO，
如下圖
https://i.imgur.com/Le8y1s9.jpg
這顆LDO穩壓能力很好，
暫態響應也不錯，
小弟的理解應該代表其迴路增益（Loop gain）很大，
所以小弟想要看一下LDO 迴路的DC gain以及頻寬，
跑的環境與語法大概如下圖
https://i.imgur.com/6SWgSJt.jpg
簡單來說就是將迴路打斷後，
參考蕭培墉老師寫的hspice工具書內跑OP穩定度的方式，
但是令人不解的是跑出來的結果，
dc gain小於0db...
想請教各位前輩是否是因為小弟模擬環境與語法有誤嗎？
亦或是這樣打斷迴路是會有問題的呢？

手機排版請見諒
謝謝各位前輩


--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.9.199.11 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1664344392.A.550.html
→ samm3320: 為啥接正回授
→ darksoul8507: s大您好，不好意思powerMOS是p型的，我畫錯了抱歉
※ 編輯: darksoul8507 (101.9.199.11 臺灣), 09/28/2022 14:32:42
→ darksoul8507: 已將圖修正~感謝
→ blacktea5: https://i.imgur.com/8vaSuuy.jpg
→ blacktea5: 大電容大電感 視為斷路短路
→ darksoul8507: b大您好，我爬文後了解大電感是為了將傳dc電壓與隔
→ darksoul8507: 離ac訊號，可是不太懂ac電壓輸入為何是接上VFB而不
→ darksoul8507: 是接VREF
→ darksoul8507: b大不好意思，而且小弟用您提供大電感電容的方式模
→ darksoul8507: 擬...在將補償電容拿掉後發現phasemargin變大很多，
→ darksoul8507: 可是暫態模擬是會震盪的...
→ darksoul8507: 請問能給小弟相關資料網站參考嗎
→ samm3320: 我是習慣用大RC去濾
→ samm3320: 不過應該差不多就是
→ samm3320: 你主極點是放裡面還外面
→ darksoul8507: 這個設計是在裡面，但之前小弟也是設計在外面QQ
→ samm3320: 你設計裡面是用miller cap？
→ samm3320: 圖中看不到你怎麼做補償
→ darksoul8507: s大您好，因為已經穩壓了就沒再特別畫出補償
→ darksoul8507: 不好意思上面PM的問題是我接錯線了，抱歉
→ darksoul8507: 不過phase的圖好像變成從180度開始...請問這是正常
→ darksoul8507: 的嗎還是小弟又弄錯了...
→ darksoul8507: 請問是不是因為ac=1訊號從op負端輸入，所以相位就被
→ darksoul8507: 位移180度呢？
→ samm3320: 你把L先換成R試試看
→ samm3320: RC各放1x
→ samm3320: 去觀察電阻分壓點
→ darksoul8507: 可是用大電阻不就幾乎等於斷路了嗎
→ samm3320: 你的目的是把AC都濾掉，dc只要阻值不是無限大都能過去
→ samm3320: 你正在做的是開路分析，本來就是要斷路，這樣只是方便設
→ samm3320: 定正端的偏壓
→ blacktea5: 好好複習一下回授第一件事情就是要打斷迴路
→ darksoul8507: 好的，非常感謝s大和b大，小弟再回去複習回授一下，
→ darksoul8507: 感謝各位