[問題] 波德圖問題

[eric0415boy (美女與野獸)]

大家好
最近在跑OP的AC模擬時發現一個問題
以往我模擬出來的波德圖中，phase都是從0度開始往下掉（如下圖）
https://i.imgur.com/AgFTL3H.jpg

但最近模擬的OP，他的phase有些會從-180度開始（如下圖）
https://i.imgur.com/CR2udLI.jpg

請問這個是什麼原因呢？以及會不會對OP造成穩定度的影響呢？

謝謝各位！

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 101.12.43.52 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1667204400.A.073.html
推 jason90814: 看看正負腳位有沒有用反
→ eric0415boy: J大，沒有接反哦～這兩張圖是差在不同的VDD電壓而已
→ eric0415boy: ，在掃PVT corner的時候才發現這個問題
推 ShineOnYou: 你這是fully differential或是有兩個loop的op嗎
→ eric0415boy: S大，不是耶，是單端輸入輸出的OP
推 bear1991: 這是class-ab的架構嗎？電路長什麼樣呢？
→ eric0415boy: B大，是的沒錯！OP是有floating current source的cla
→ eric0415boy: ss-AB放大器
→ eric0415boy: A compact power-efficient 3 V CMOS rail-to-rail i
→ eric0415boy: nput/output operational amplifier for VLSI cell l
→ eric0415boy: ibraries 這篇paper裡的架構
→ eric0415boy:  https://i.imgur.com/45R2X6u.jpg 附上圖片
推 deathcustom: Vb1-4跟vindc 的設定呢？
→ eric0415boy: D大，Vb1.4是由前面bias電路提供，因為我的OP內部沒
→ eric0415boy: 有做cascode，所以不需要Vb2.3
→ eric0415boy: Vindc是0.2掃到VDD-0.2，這顆OP是接成unity gain buf
→ eric0415boy: fer
推 deathcustom: 但是怎麼想0.2跟Vdd-0.2附近current mirror/input都
→ deathcustom: 會離開saturation region......
→ eric0415boy: 不過他是rail to rail的OP，還是會有一邊開著
推 blacktea5: 你應該去看不是從0掉的狀況，大概是說操作在非sat
推 elfmushroom: 這是因為你class-ab那級有兩個common source並且做
→ elfmushroom: 兩個補償，這不用擔心，直接跑.tran 給pulse確認穩定
→ elfmushroom: 即可
推 elfmushroom: 電路就是有兩個loops,自己可以想細一點