[問題] 數位ic到下線基本問題

[psw (ICK)]

安

以前修過116數位ic，

寫verilog

最後只是用模擬軟體丟資料進去而驗證輸出而以

但真正下線有很大距離


我目前只知幾個基本問題

1.要轉成邏輯閘後，layout，優化電路圖

2.電阻不能太多，因電阻鑽孔問體很多，（電路可優化）

3.可以重複的元件盡量重複

聽到問題是就算做成ic後要考慮有問題怎麼修改.（這句話太深奧，我不懂，強者可解釋
嗎？）



大家怎麼看？

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.51.1.149 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1669553898.A.665.html
※ 編輯: psw (27.51.1.149 臺灣), 11/27/2022 20:58:53
※ 編輯: psw (27.51.1.149 臺灣), 11/27/2022 21:01:53
推 avincent60: 可以先去了解什麼是APR
推 duffrose: https://youtu.be/kYUhk6FQwBc 簡單的介紹,阿嬤都懂.
→ samm3320: 3. 的意思是譬如你幾個邏輯某些訊號可共用被tool化簡了
→ samm3320: ，但你後來發現其中一個邏輯要改，你要如何只改你要的
→ samm3320: 部分而不動到原本共用的部分。
→ samm3320: 因為你可能只被允許改幾層金屬，底層不能動，所以不能
→ samm3320: 重新APR
推 a12349221: ECO?