推 ptt183club: 通常這個功能都用va寫,而且內建lib好像就有。 10/29 02:12
推 jkamberson: 理想AD+理想DA(? 10/29 02:37
不好意思忘記說本人是在設計類比電路
所以用數位verilog的方式可能不適合囧
還是謝謝前面兩位幫忙~
※ 編輯: WetDreamZZZ (111.241.174.77 臺灣), 10/29/2023 16:30:19
→ samm3320: VA不就用來設計類比的嗎 10/29 19:05
→ samm3320: 你只是想要掃二進制的話用pulse就可以了吧 10/29 19:06
→ samm3320: 往上一個bit頻率除以2 10/29 19:06
→ Archer55b6: 也可放多個VDC,電壓=1*((a>>n)&1) 11/03 09:51
→ Archer55b6: 把ahdl lib吃進去就可用內建verilogA model 11/03 09:52
推 lonewolf1035: 把bmslib include進來(路徑網路上有),裡面有BUS相 11/04 13:34
→ lonewolf1035: 關的cell 11/04 13:34