看板 Electronics 關於我們 聯絡資訊
小弟剛接觸IC設計還不是很懂 想問一下為甚麼電晶體的layout傾向於往上堆疊而不是平面堆疊呢? 明明體積都是一樣的 卻希望能夠節省面積 不太懂為甚麼相比於往上長,往旁邊長比較不好 難道往上堆疊就不會遇到甚麼限制嗎 麻煩各位大大解答了 -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.237.180.17 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1706443558.A.DE9.html
samm3320: Wafer一片就這麼大啊 01/28 20:11
samm3320: 面積小可以多切幾顆出來不好嗎 01/28 20:12
kn930121: 明明總戶數跟總坪數一樣多 為什麼建商都要蓋大樓 不往 01/29 02:35
kn930121: 旁邊蓋平房就好? 01/29 02:35
wei115: 傳輸距離短,頻率可以往上提? 01/29 11:04
Thille: 大概懂了,謝謝樓上大大們 01/29 21:51
a12349221: 往上疊要注意功耗跟散熱 02/01 07:52
ping870224: 那麼多層金屬給你用當然往上長 02/01 18:49
mmonkeyboyy: 往上長也很貴好嗎XD 當然是叫工程師的肝去長 用到 02/02 12:55
mmonkeyboyy: 極限再說 02/02 12:55
andyping: 工作的layout metal層數實際上是RD決定XD 02/05 19:39
ctct0513: 效能符合下 越少層越好 面積越少越好 肝越多越好 02/07 12:08