推 deathcustom: google it yourself, 直接會有一些講解基本原理的 03/03 03:04
→ deathcustom: 其次,首要目標是更高data rate這很直觀對吧 03/03 03:05
→ deathcustom: 再來,你就要從幾個層面下去思考 03/03 03:09
推 deathcustom: 整個CDR裡面每個構成單元的"非理想特性"對CDR的影響 03/03 03:13
→ deathcustom: 如何改良他們,或是有沒有其他的手段來修復 03/03 03:13
→ joker714: 謝謝 D大的建議,目前對 CDR 電路有基本的了解。 03/03 09:33
→ joker714: 我的 data rate 已經固定在 2.5-7 Gbps,我是選擇 N=5 03/03 09:33
→ joker714: 的 PLL-based Referenceless 架構(這個N 不是 divider 03/03 09:33
→ joker714: ratio),所以 VCO 操作在0.5-1.4 GHz。 03/03 09:33
→ joker714: 因為實驗室畢業需要有創新性,所以想再跟 D 大請教如何 03/03 09:33
→ joker714: 去思考創新點,或是像 D 大所說的,找到構成對電路的非 03/03 09:33
→ joker714: 理想效應並提出解決問題的方法。 03/03 09:33
→ joker714: 目前有一個方向是我的 vdd 會在 1.6-2.1V 飄動,不過大 03/03 09:33
→ joker714: 部分論文似乎比較少針對這點討論(或是說飄動範圍只會在 03/03 09:33
→ joker714: 1.62-1.98V),再跟您請教,謝謝。 03/03 09:33
→ samm3320: 創新如果實驗室沒人靠只能靠自己惹 03/03 10:27
→ samm3320: 第一件事就是把能找到的比較像樣的CDR paper都看過,你 03/03 10:28
→ samm3320: 才知道哪些被人做過了 03/03 10:28
→ samm3320: 要知道什麼是新什麼是舊你才能創新 03/03 10:29
→ joker714: 嗯嗯,謝謝 S大的回覆,也會一直持續讀論文看有什麼可以 03/03 12:08
→ joker714: 解決的問題。 03/03 12:08
→ joker714: 另外想請教S大知道 CDR電路為什麼有些只能操作在特定頻 03/03 12:08
→ joker714: 率嗎?(感覺要操作在一個範圍才是普遍狀況吧?) 03/03 12:08