Re: 大雷雨的週四,來點輕鬆的

[nowitzkixd (十元作家)]

傳統的記憶體會有傳輸距離上的問題

打開LPDDR4的原理圖
https://i.postimg.cc/mrH1cn41/195531.png

會看到密密麻麻根本不知道在幹嘛的腳位

稍微整理一下
大致來說會分兩種信號

比如說DQ0_a 那些DQ DMI DQS類的 基本都是數據線

然後像是CA0_a 那些CA CK CS類的 基本都是地址線


https://i.postimg.cc/W48zJcKS/200452.png
然後再細分出來

比如說DQA0~7 + DMIA0 + DQSA0_P + DQSA0_N
這樣就是一組數據線

那像是CAB0~5 + CLKB_P + CLKB_N + CSB0 + CKEB0
這樣就是一組地址線

從表格來看 大概是四組數據+兩組地址



----

對於同一組的走線 Layout的時候要做等長處理
信號線盡量控制在<10mil以內


地址線的話就還好  <50mil以內就可以了




再來還有一個規則是同組同層

比如說下圖為例
https://i.postimg.cc/4yBjzBGq/201154.png

像這張主機板 看起來密密麻麻 實際上只用了4層的架構
也就是 頂層 內層1 內層2 底層 這樣的架構


一般來說我個人的習慣 通常是表層放元件
信號就盡可能往內層2塞 實在塞不下再來塞底層 最後才是塞內層1
但考慮到種種因素 比如說過孔距離導致的額外寄生電感等等

有時候也是能塞就塞(汗


那四組信號線 同一組的要放在同一層 不可以說DQA0放在內層1 DQA3放內層2
地址線就還好了 盡可能達到同組同層就好 真的達不到 就算了


然後再來就是阻抗匹配
一般來說線越寬阻抗越小 至於一條線 多寬會有多少阻抗
就要考慮層壓結構 製造商基板原材等等

這個就比較複雜 所以說拿a廠商的規格去b廠商做 阻抗匹配是會出問題的

像是DQSA0P DQSA0N 這種一看到 就要直覺性的想到 這是成對差分線
一般來說LPDDR4 這種差分線大概都在100歐姆左右
其他獨立線差不多都在50歐姆左右





-------------------


但因為記憶體的信號本身是非常高速的
所以信號完整性上 導線的形式(從記憶體顆粒上拉一條銅線連接到控制器這種方式)
某種程度會因為種種物理上的限制(包括要滿足那一卡車的規則等等)
產生互相干擾的情況 最後產生瓶頸




所以HBM就誕生了


HBM在製造上 直接在硅片上光刻跟蝕刻開出凹槽
然後把銅用沉積的方式填充進去

因為是直接在硅片上作業 所以不需要像傳統記憶體顆粒那樣
要先黏到PCB上 然後植球


傳統記憶體
https://i.postimg.cc/nztWNM1t/2134.jpg

HBM
https://i.postimg.cc/RCpRHNnr/29514443756.jpg



這種方法 可以塞入更多的導線 更細的導線
基本是傳統記憶體的上百倍

走線密度的提升 就能大幅提升傳統走線帶來的副作用 傳輸速度就大幅提升了





另一個層面 容量也會有差
傳統記憶體 一個顆粒 能塞的容量很有限 可能就幾個G
因為連接的植球引腳在底部 所以很吃平面面積


HBM就不同了 就一直往上堆疊就好 你想堆多高就堆多高 不吃平面面積
透過TSV(一種在硅片上打洞 然後把銅塞進去的技術)
把每一層硅片連接起來 就能像積木一樣 一直堆一直堆 堆到工藝受不了為止





大概就是這樣




--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 218.164.129.226 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Engineer/M.1782132143.A.894.html
推 hidog: 幹 我好想m文 QQ
→ nowitzkixd: https://i.postimg.cc/hj1713jD/205200.png
→ nowitzkixd: 忘記說 因為傳統記憶體實際上可能內部也有一段走線
→ nowitzkixd: 或是其他種種因素 阻抗匹配部分 還是要按照datasheet
→ aika5512308: 該漲散熱股了吧QQ
推 hidog: 我繼續練習能不能用塔羅預測股票(X
→ marra: 哇！居然回歸正題了！@@
→ marra: 給你一個讚！^_^
推 hidog: 早安,五點起床看世界盃結果大雨中斷比賽,現在睡不著
→ hidog: 索性打開電腦開始上班(X