推 NTFP: 右邊沒Rs，看過去vgs等於0，gmvgs等於0。 05/13 19:41
推 gfxg: 從FET的drain端往地看下去，會看到相依電流源和r0並聯 05/13 23:42
→ gfxg: 算輸出電阻時，令vi是零，相依電源電路，電阻無限大 05/13 23:45
→ gfxg: 相依電源斷路 05/13 23:45
推 gfxg: 相依電源相依於訊號vgs，從drain端看等同獨立電源 05/13 23:50
→ gfxg: 算戴維寧等效電阻的時候拔掉，斷路 05/13 23:51
→ gfxg: ro兩端是從drain接到地 05/13 23:52
推 gfxg: 他drain跟gate中間接電阻...那drain應該會影響到vgs 05/14 00:33
→ gfxg: 所以應該是先令vi是零，然後相依電源斷路 05/14 00:35
推 gfxg: 我後來想一想我認為應該是令vsig訊號電源是零 05/14 18:50
→ gfxg: 因為算戴維寧等效電阻的時候，要關閉獨立電源，相依不能關 05/14 18:51
→ gfxg: 把訊號關了，所以放大器內的相依電流源就斷路了 05/14 18:52
推 patri0052: 獵殺電子學有這類輸出阻抗的推導 05/14 22:19
推 patri0052: 左邊精確解從vo灌測試電壓是有相依電流的 右邊是近似 05/14 22:20
→ patri0052: 解 05/14 22:20
推 patri0052: 仔細看發現右邊沒Rs vo灌電壓vs短路接地就沒相依電流了 05/14 22:23
推 a22222a4210: 用回授把RF化成接地電阻就知道了 05/14 23:33