推 falsebliss: 我覺得，vgs=vsig是因為負回授電路已經拆開了，你可以 03/12 14:56
→ falsebliss: 比較一下小訊號電路第一張圖與第二張圖的差別。 03/12 14:56
推 liushengzhe: 1.如果解答的A電路你承認是正確的，那麼因為A電路的 03/19 12:42
→ liushengzhe: 輸入是開路，Rs沒有電流，因此vsig=vgs。至於你怎麼 03/19 12:42
→ liushengzhe: 解？你沒秀出來，就無法說明差異。 03/19 12:42
→ liushengzhe: 2.請注意題題圖Rof的位置，不就已經告訴你Rof不含RL 03/19 12:42
→ liushengzhe: ？ 03/19 12:42
→ liushengzhe: 3.並非空乏型晶體永遠導通，vo2就一定得是5V，在邏 03/19 12:42
→ liushengzhe: 輯電路中，你指的空乏NMOS是稱為pull up的元件，其 03/19 12:42
→ liushengzhe: 作用只等同一根(弱)電阻，當底下跟它連接的MOS全都o 03/19 12:42
→ liushengzhe: ff時，vo2就藉由空乏NMOS 弱弱的pull up到5 V，但是 03/19 12:42
→ liushengzhe: 當它底下的MOS有任一個導通，而且設計的寬長比使其 03/19 12:42
→ liushengzhe: 導通能力還比空乏NMOS還強很多，那麼vo2就會被扯到 03/19 12:42
→ liushengzhe: 地。 03/19 12:42
推 falsebliss: 關於Roa部分，我覺得應該要加上RL, Roa經過（1+AB）修 03/20 09:23
→ falsebliss: 正後，再扣除掉並聯的RL,請問這樣觀念有錯嗎？ 03/20 09:23
推 liushengzhe: 喔！抱歉我眼殘，誤認樓主問的是Rof！若是問Roa，則 03/20 10:27
→ liushengzhe: f大大您說的才是正確的！ 03/20 10:27