推 hankwanghow: 你說的都對223.139.168.51 06/03 07:35
噓 antigidu: 良率?42.73.124.91 06/03 07:35
推 StylishTrade: 做得出來就會商用了阿XD 1.163.94.211 06/03 07:36
→ StylishTrade: 做了沒商用就是做不出來 這邏輯1.163.94.211 06/03 07:37
→ StylishTrade: 很難嗎1.163.94.211 06/03 07:37
→ howardyeh: 台積電當初的作法其實也是大家都知道,223.137.234.212 06/03 07:40
→ howardyeh: 但只有台積認真鑽研最後做出成果而成為223.137.234.212 06/03 07:40
→ howardyeh: 主流的,且觀之吧223.137.234.212 06/03 07:40
推 cystal: 還在吹喔220.130.224.68 06/03 07:44
沒吹啊,很多東西理論可行十年前像深度學習也被人說效果拉垮,但是有人下去做一定可以
提升良率、解決理論難點的。以前一堆人說LLM有幻覺,但是到今天技術、訓練推論工藝的
提升已經可以拿來進你電腦裡面幫你工作寫Code了,會有人說沒用?
推 leito: 看曲博說的比較準啦211.20.131.40 06/03 07:44
他之前一堆東西講錯 XD 直接去看paper更準
推 samwu995: 做出來良率1%,散熱不良常常錯誤也能商 101.8.239.216 06/03 07:49
→ samwu995: 業化? 101.8.239.216 06/03 07:49
→ q888atPt: 做出來也沒用 下一代要連CPO惹42.77.81.240 06/03 07:49
CPO 沒有考慮晶片內元件互聯通訊延遲的問題,他是封裝尺度下的跟晶圓尺度的問題差很多
,會講這個根本就張菲打張飛那種人。
※ 編輯: sxy67230 (49.218.144.66 臺灣), 06/03/2026 07:55:52
※ 編輯: sxy67230 (49.218.144.66 臺灣), 06/03/2026 08:02:09
※ 編輯: sxy67230 (49.218.144.66 臺灣), 06/03/2026 08:03:43
推 neil0611: 做出來再說 呵呵 39.14.2.81 06/03 08:07
→ ljh109: 對岸股民還戲稱是”套“定律,有些東西聽 223.140.250.64 06/03 08:45
→ ljh109: 聽就好 223.140.250.64 06/03 08:46
推 carbomd: 有沒有想過為甚麼要往上堆?不就沒EVU電晶 15.195.35.50 06/03 08:59
→ carbomd: 體一層塞不下只好往上堆,其他有EUV的平面 15.195.35.50 06/03 09:00
→ carbomd: 就塞的下了誰跟你在往上堆,散熱還比較好. 15.195.35.50 06/03 09:01
推 orze04: 現在的EDA都不能做到,要重新回去重開發E 42.79.170.112 06/03 09:44
→ orze04: DA 42.79.170.112 06/03 09:44
→ orze04: EUV已經接近極限了,不然台積幹嘛搞3D封 42.79.170.112 06/03 09:45
→ orze04: 裝 42.79.170.112 06/03 09:45