[問卦] 華為提出為韜（τ）定律在想什麼？

[inet ()]

透過優化架構
先進封裝縮短晶片內訊號傳遞距離
降低延遲
不就台股這幾個月炒高的cowas和CPO

這些優化技巧
台積電、AMD、NVIDIA、Intel 的技術路線圖裡早已實行多年

華為將這些既有的東西統整並冠上一個希臘符合

神來一筆是想表達什麼

有沒八卦

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.213.231.205 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Gossiping/M.1782044231.A.1D9.html
推 JapaZPa4867: 電路三摺疊怎麼折都漏電
噓 sxy67230: CPO是晶片外的通訊又跟韜不一樣，比較
→ sxy67230: 接近的技術是Monolithic 3D，中文翻譯
→ sxy67230: 接晶元立體化。
→ sxy67230: cowas 是die級堆疊比較像是把現有晶片
→ sxy67230: 元件模組堆疊，但是還不到晶元立體化的
→ sxy67230: 層面，用比喻cowas就是組合屋，韜說的
→ sxy67230: 就是蓋大樓之前就把整個結構都做成全天
→ sxy67230: 然的立體大樓而不是組合屋。
→ sxy67230: 拜託多讀點書
推 robin101246: 騙資金啊
噓 CYL009: 那些優化是疊一起 韜是走別的路線= =
→ winglight: 學Intel搞什麼定律，然後把歷史成就算
→ winglight: 他們的？
噓 sxy67230: CPO的概念是把光通訊層做到跟晶片一起
→ sxy67230: 封裝，就是為了應應當前AI晶片之間有大
→ sxy67230: 量的跨晶片的資料交換，做近一點就像寬
→ sxy67230: 頻到府一樣一定比撥接快。GPU一張卡裡
→ sxy67230: 面有無數晶片跟HBM加快能提高效率，但
→ sxy67230: 是都是晶元外的事情，跟晶元內通訊無關
→ sxy67230: ，拜託沒讀書也至少Google 一下不是很
→ sxy67230: 難理解的事情不要弄得自己好像文盲一樣