[理工] [計組] cache coherence

[lawrence022 (Lawrence022)]

http://i.imgur.com/xb1HLxJ.jpg
a.b
寫穿，寫回都還是會有不一致的問題
c.d不懂在說什麼
e跟a一樣是錯在寫穿會有不一致的問題

有人能解釋c.d是什麼意思嗎？
還有a.b.e我的理解是正確的嗎？

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 180.217.198.17
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1478590475.A.43D.html
推 darren0831: cache coherence 是指Multiprocessor中cache間資料
→ darren0831: 不一致的問題，cache跟memory不一致的問題叫做cache
→ darren0831:  inconsistent,應該有拼對吧XD
哦哦！所以a,wirte through應該是不會inconsistent才對
※ 編輯: lawrence022 (180.217.198.17), 11/08/2016 16:59:00
→ ken52011219: I/O 會傳進 MEMORY and Cache 就會有cache coherence
→ lawrence022: 那non-cacheable是什麼意思啊？
推 ken52011219: I/O Device 每次input時都會跟Device要不同的data
→ ken52011219: 若使用Cache 則必須一直update  Cache反而會變慢
→ ken52011219: 通常都會使用Non-Cachable
→ ken52011219: 我猜c是要改成 NON-cachable buffer space 吧
→ ken52011219: 至於D 我翻了恐龍本和紅算盤都沒有講到關於類似的
→ lawrence022: 哦哦，了解了！感謝