→ ken52011219: 難怪我課本上面寫一個難字 11/13 20:12
→ ken52011219: ALUop在何時得到訊號且"最晚"不影響Critical path 11/13 20:15
可是 ALUsrc 原本就不在 critical path 上?
→ ken52011219: ALUSrc必須等到Reg & S/E 得到input的同時 11/13 20:17
→ ken52011219: 再得到訊號即可 因此t = 230 時得到ALUsrc訊號 11/13 20:18
等等,t = 230 時才得到 ALUsrc 反而會延長 critical path 吧@@?
→ ken52011219: 而ALU必須 在ALUsrc得到訊號之前的幾秒前得到訊號 11/13 20:19
→ ken52011219: 才能趕得及在ALUsrc訊號抵達時送出output的時候 11/13 20:20
→ ken52011219: ALUOP能及時運作 11/13 20:21
→ ken52011219: t = 200(Reg) + 30(ALUSrc) - 50(ALUOP Delay time) 11/13 20:23
困惑我是這個 230
在 R-type 的路徑上,ALU 前面是 Regs + MUX 沒錯 (230 ps)
但是在 lw 的路徑上,ALU 前面是 Regs (如我文章裡的圖)
如果定義一個絕對的時間軸,在 critical path 上 ALU 計算發生在第 (I-MEM + Regs) sec
而機器在第 (I-MEM) sec 時得到指令,再扣掉 MUX 的運作時間,
會變成有 (Regs - MUX) sec 可以產生 ALUsrc
有 (Regs - ALUop) sec 可以產生 ALUop
可否指出我有問題的地方@@?
→ ken52011219: 抱歉更正 第一個t 應該是230 11/13 20:23
我幫你改囉
→ ken52011219: t = 180 必須開始傳送ALUop的signal才不會delay 11/13 20:24
推 aa06697: lw要rs + imme 他不用管rt的值 所以ALUSrc 是算在imme在 11/13 20:42
原來如此 謝謝補充
→ aa06697: 同理R type ALUSrc是算在rt上 11/13 20:42
※ 編輯: kyuudonut (220.132.251.85), 11/13/2016 22:21:37
※ 編輯: kyuudonut (220.132.251.85), 11/13/2016 22:28:05
→ ken52011219: 試想 Critical Path 為 Reg + ALU (僅限到ALUop) 11/13 23:33
→ ken52011219: 只要在這 200 + 120 內得到 前面正確的Data即可 11/13 23:33
→ ken52011219: 那只要符合這時間內,怎麼樣排列都可以因為不會影響 11/13 23:34
→ ken52011219: 不對 ALU不能算在裡面 11/13 23:38
→ ken52011219: 詳解在這我明天看 XDD 11/14 00:49