推 newpuma: 感謝回答 11/20 17:38
因為原po寄信來惹打一打發現有夠多
乾脆po上來賺賺P幣A__________A
※ 引述《newpuma (還很新)》之銘言：
: 請問CLA分成
: 1. 4個CLA透過ripple，是怎麼trace出gate delay是9以及sum delay？
課本上沒有4個CLA用ripple方式來傳carry的圖
你可以看ripple carry adder的圖
把每個1 bit full adder 都改成4 bit CLA就是了
首先1個gate delay 每個4 bit CLA可以同時算出所有的p, g
第一個4 bit CLA再利用p0~p3, g0~g3 以及c0
經過2個gate delay產生c1~c4
算出c4後再把c4傳到第二個4 bit CLA
（第二個4 bit CLA的c4意義跟第一個4 bit CLA的c0一樣）
第二個4 bit CLA再用p4~p7, g4~g7以及c4
經過2個gate delay算出c5~c8
c8 再傳到第三個CLA.....以此類推
critical delay 共是 1+2+2+2+2=9 (產生c16）
再來sum要先有carry才可以開始算
每個4bit CLA 裡面其實有4個 1 bit full adder
所以要再經過3個gate delay
（a xor b xor c = sum 要用到not and or 往前幾頁看就知道了抱歉現在手邊沒有計組的書）
產生第四個CLA所需要的c12~c15要9個gate delay（如上述） 再算sum
所以9+3=12
: 2. 2level的CLA之gate delay是5這個161的題目有解釋，那為什麽sum delay是10呢？
: 想很久想不透，CLA在張凡書上的圖也就兩張，有點抽象，希望能幫我解惑...謝謝
2-level 16 bit CLA 經過5個gate delay後產生C1~C4然後傳到各個4 bit CLA
接下來你可以抓第二個～第四個 4 bit CLA其中之一來看
因為後續動作都是一樣的而且同時處理
以第二個CLA為例
傳C1進去 可以看成4 bit CLA的c0
所以一樣 要先產生每個4 bit CLA 的c1~c4
因為p, g在算C1~C4時就算過了
所以這邊只要2個gate delay
產生carry後1 bit full 再算sum要經過3個gate delay
總共5+2+3=10
(ps: s0~s3 第一個CLA 直接用c0(C0) 經過1+2+3=6 即產生）
大guy4這樣 手機排版請見諒
-----
Sent from JPTT on my iPhone
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 110.28.166.241
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1479474714.A.582.html