[理工] 計組 word addresses

[newpuma (還很新)]

跟昨天問的問題好像有一些相關，一樣是記憶體的問題感覺卡卡的...

http://i.imgur.com/Fw0JQ2Y.jpg

一般來說我們不是都習慣把記憶體設為byte address嗎？

我有點不太明白為什麼這題的解答要用word address去定bit數

那句“The main memory size that is cacheable is 1M x 32 bits.”我也不是很懂...

我的答案是定22個bit的byte address，然後byte offset是4，其他應該一樣，蠻好奇為
什麼要弄一個word address出來@@

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.137.8.249
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1481344928.A.354.html

再追問一題，如果題目問到說明TLB，此時該寫：
page table的cache還是
該寫把虛擬位置轉成實際位置？
或是兩個都寫
（可是兩個狀況會一起發生嗎？）

然後data memory的page table是跟TLB一樣放在EX階段嗎@@
※ 編輯: newpuma (223.137.8.249), 12/10/2016 13:03:24
→ darren0831: 那個cacheable那行是指main memory中可以跟cache 對
→ darren0831: 應的空間，至於用word address 還是byteaddress是由
→ darren0831: 題目敘述判斷
→ darren0831: 以這題來說，他敘述main memory cacheable的空間是1
→ darren0831: Mx32 bit表示這個機器是用32bit也是一個word當作mem
→ darren0831: ory address的單位
他那句話有隱含這個意思嗎？我只知道Mx32bit===20bit字word address也能等同22bit的
byte address，題意感覺不出來有做這個特殊要求QQ
→ darren0831: 然後我不太懂你另外問的XD,如果問定義就寫一下敘述
→ darren0831: 畫個示意圖囉，然後page table是放在記憶體不是EX階
→ darren0831: 段，Data TLB放在ex階段只是因為放在mem階段會拉長M
因為想說D TLB放在Ex省時間所以才突然想到page table能不能往前放，不過我好像問了
蠢問題，因為page table在memory上XDD
→ darren0831: E STAGE的時間
→ darren0831: 有錯請神人糾正 謝謝！
主要是我對TLB有點茫然啦XD
他的功能好像有點多，又能轉譯虛擬位置實際位置又能當做是page table的cache，讓我
覺得有些亂亂的！
還是說這兩件事根本是同一件事哈哈
※ 編輯: newpuma (223.137.8.249), 12/10/2016 14:59:11
→ kyuudonut: 同一件事。
→ kyuudonut: 另外, byte address或word address 我覺得前提寫好就
→ kyuudonut: 好了
→ kyuudonut: 不過在考場我會寫word address 畢竟題目這樣出 我覺
→ kyuudonut: 得有點單位的概念
推 aa06697: 兩個是同一件事情呀 page table, tlb都是虛擬轉實體位址
→ aa06697: 只是因為page table是放在 kernel memory 要先存取memory
→ aa06697: 才能轉成實體位置再去存取記憶體拿想要的值太慢 所以才使
→ aa06697: 用TLB存放部份page table內容（所以才說是page table的ca
→ aa06697: che） 且TLB存取時間比 memory快很多
→ aa06697: 另外 1M*32bit的意思是 有1M個address 「每個address可以
→ aa06697: 放的data大小為32bit」 -> 這邊1word=32bit 這句話意思
→ aa06697: 就是在說他是word address
→ aa06697: 可能也有想考這個吧XD 寫成byte address可能就會算錯惹
推 k2shouai: aa大說的用word address的理由跟張凡上課說的一樣