→ aa06697: 有題目原圖嗎@@ 01/03 14:09
推 aa06697: C題意是一直猜不跳 在mem才知道猜錯 所以要有IF/ID, ID/E 01/03 15:22
→ aa06697: XE, EXE/MEM flush 而D應該是多一個AND gate 接在ALU後面 01/03 15:22
→ aa06697: （你的mux是指PCSrc要接的嗎？是的話他在PC前面喔圖上有 01/03 15:22
→ aa06697: 畫） CPI會降低沒錯因為猜錯的penalty減少 但是這題我會 01/03 15:22
→ aa06697: 想選耶....因為AND gate不複雜 加起來應該還是不會超過10 01/03 15:22
→ aa06697: 0才對 所以cycle time應該不會增加才對qq 01/03 15:22
→ aa06697: 另外想問你們交大的題目跟答案是去哪找的qq 01/03 15:23
→ ken52011219: 我是想求比較完整的交大計組題目QQ.. 01/03 15:27
→ ken52011219: D 我不會選，沒有flush 不是會增加 stall 嗎@@? 01/03 15:30
→ ken52011219: 不對，沒有forwarding 不是要stall 嗎 01/03 15:34
推 aa06697: 但是AND gate放MEM跟放EXE 並不會增加stall cycle數呀 兩 01/03 15:38
→ aa06697: 者都是在EXE就要用data去算zero bit 01/03 15:38
→ ken52011219: 思考了一下，這裡的BRANCH handling 似乎不是在指 01/03 15:49
→ ken52011219: 決定在哪邊跳，而是pipeline 對於branch 的策略方 01/03 15:51
→ aa06697: 我剛剛腦筋打結了= = 因為penalty減少 所以cpi是減少的 01/03 16:34
→ aa06697: 所以d是錯的 我認為是這樣喇 會不會增加cycle time就不用 01/03 16:34
→ aa06697: 探討了畢竟他也沒給and gate, mux的時間 01/03 16:34
→ ken52011219: 疑@@ 這樣不是對的嗎 01/03 16:38
→ kyuudonut: 我晚點寄給你們兩位 01/03 19:44
→ gy5204301: 有需要也可站內信我喔 01/03 20:27
推 kyuudonut: (D) 我是覺得從MEM改到EX 應該會降低cycle time吧 01/03 20:34
→ ken52011219: Mem stage 通常access memory delay 會比較大 所以 01/03 21:45
→ ken52011219: 移走應該沒什麼差別 01/03 21:45
→ ken52011219: 先感謝大大惹 01/03 21:45
推 aa06697: 喔喔我昨天第二次才是腦筋打結 把improve想成increase囧 01/04 14:36
→ aa06697: 這樣我就又想選了XD 硬要說錯可能就AND gate可能會很久 01/04 14:36
→ aa06697: 加起來超過100 cycle time就變長了 01/04 14:36
→ aa06697: 我有學長給我考卷了～還是謝謝 01/04 14:36
→ aa06697: and gate跟data memory是平行執行的 所以移走cycle time 01/04 14:38
→ aa06697: 應該是不會減少（？ 01/04 14:38
→ ken52011219: 我直接說我的想法@@~ 我認為這邊的Branch handling 01/04 15:16
→ ken52011219: 是在指 Flush unit，原本flush unit 應該是在ID 01/04 15:16
→ ken52011219: 但這題說是要移到EXE 因此必須STALL 一次 01/04 15:17
→ ken52011219: 通常我們在說決定branch 是否跳 or 不跳在MEM stage 01/04 15:18
→ ken52011219: 好像不太會說 branch handling 在 mem (? 01/04 15:18
→ ken52011219: 剛剛看完這個，應該是在指pipeline branch 後的 01/04 15:39
→ ken52011219: penalty 吧~ 所以CPI 增加應該是沒錯的 01/04 15:40