→ yupog2003: CPI without cache miss=2,就是cache hit,所以base 01/14 17:08
→ yupog2003: CPI=2 01/14 17:08
→ yupog2003: 每個intruction會造成1.5次reference,這1.5次中miss的 01/14 17:09
→ yupog2003: 機率是0.06,miss penalty是20 cycles,所以 01/14 17:10
→ yupog2003: additional CPI=1.5*0.06*20 01/14 17:10
→ yupog2003: 這樣總CPI出來之後再乘上cycle time就好了 01/14 17:10
→ NPUE: Y大不好意思,詢問一下,OLD那邊的cycle time 2.4怎麼來的 01/14 17:16
→ yupog2003: 因為第二題說new design會cause cache access time to 01/14 17:23
→ yupog2003: increase to 1.2 clock cycles,原本是2ns,2*1.2=2.4 01/14 17:24
→ yupog2003: 然後第三題又說cache access time determines 01/14 17:26
→ yupog2003: clock cycle time 01/14 17:27
→ yupog2003: 所以整個clock cycle time就提昇了 01/14 17:27
→ yupog2003: 第三題我認為他是說:降低miss rate的代價已經不是 01/14 17:29
→ yupog2003: 增加base CPI了,而是增加clock cycle time的意思 01/14 17:29
→ NPUE: 感謝大大,我算看看 01/15 11:02