[理工] 幾個計組觀念

[qwer123073 (NullSpace)]

有些觀念想請教大家

1.A branch history table buffer is typically indexed by the
load instr. address.
這句話是錯的
應該怎麼改呢？

2.Pipeining is a technique that can effectively increase the
clock rate.
這句話為什麼是正確的呢？
在我的印象中
pipeline不會改善單一指令的latency
而是改善整體的throughput

3.關於3C中的2個C，我想釐清一些觀念：

Compulsory misses:

可藉由增大block size來降低compulsory miss
我的想法是這樣的
因為block size變大
所以block數目變少(index bits數減少)
被access的block再度被access的機率比原本還高了
所以冷開機失誤會減少
但是如果block size變太大就會增加miss penalty
因為一次要抓一個block
變太大的話抓的成本就高

張凡講義有提到
"Very large block could increase miss rate."
這句我想不通為什麼...


Capacity misses:
可藉由增加cach size來降低capacity miss
可能造成的負面效果是
access time可能會增加
請問為什麼會有這個負面效果呢？

4.There is no cache coherency problem for the
write-through cache since the data are written
into the next level  of memory,and thus the data
are consistent between the two caches.
請問這段話錯在哪裡呢？

5.A system using a write-through cache as its private
cache will not have cache coherency problem since the
written data are also updated in the main memory.
請問這句為什麼錯呢？


拜託各位了

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 210.66.250.26
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1485161679.A.C7E.html
推 yupog2003: 1.也許是by branch instruction?
→ yupog2003: 2.pipelining沒說的話都跟single cycle比，single cycl
→ yupog2003: 的cycle time是全部的步驟加起來，pipeline只要取最長
→ yupog2003: 的那個就好，所以cycle time變短，clock rate就高了
→ yupog2003: Capacity miss:cache也是一種記憶體，只是他很小很快
→ yupog2003: 記憶體的特性就是變大access time會變長，好像是因為
→ yupog2003: 定址的時間會拉長，因為位址的長度變長了
→ yupog2003: 4.cache coherency好像是在指不同processor之間cache
→ yupog2003: data不一致的問題？不是在說cache跟memory data不一致
→ yupog2003: 5好像跟4一樣
推 Transfat: (4)和(5)我的理解是，write-through就是用來解決cache
→ Transfat: coherence的方式之一，所以不能說是沒有cache coherence
→ Transfat: 這個問題，不同processor如果修改自己的cache裡的共用變
→ Transfat: 數（processor1和processor2的共用變數）這樣就要用writ
→ Transfat: e-through去更新memory裡資料，這就算cache coherence問
→ Transfat: 題了吧
推 Transfat: (3)的話，你可以看張凡課本下冊p.18下面,他說block size
→ Transfat: 變大，block總數下降,block之間會互相競爭,所以block比
→ Transfat: 較容易會被置換出去
推 AllenPaul: 現在在上課啊 下課你問問他
→ ken52011219: 上課專心r
推 PTTleader: 我也記得cache coherency是指不同processor之間的cache
→ qwer123073: 所以，張凡課本說的incosistent的問題，跟coherency是
→ qwer123073: 在探討同一件事情嗎
推 Transfat: 應該是
推 lion83395: cache coherency是cache之間不一致，要用write-update
→ lion83395: 或write invalidate去解決