作者opanivia (opanivia)
看板Grad-ProbAsk
標題[理工] 101台大 計組
時間Wed Dec 13 22:29:47 2017
http://i.imgur.com/J7Urg9S.jpg
想請問大家這題的cpi計算
如果有load use的話 會因為hit latency為2cycle 而造成stall的cycle數變高嗎 如果是的話總共是
load use stall 1cycle +hit latency 2cycle
等於 3cycle 嗎?
順便問一下原題如果instruction cache有hit latency的話 總cpi是不是要加上hit latency cycle數來等它抓完instruction？
-----
Sent from JPTT on my Asus ASUS_Z012DA.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.37.162.246
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1513175390.A.860.html
推 barry70490: 題目有一句assume the load never stall a dependent 12/13 23:07
→ barry70490: instruction...... 12/13 23:07
推 barry70490: 如果沒有這句基本假設 確實要加一個clock 12/13 23:14
推 jerry900287: 我也蠻那們的 12/14 09:15
→ jerry900287: 不過 張凡在解這題的時候 直接把hit latency 12/14 09:15
→ jerry900287: 忽略 不知道是不是因為 計算題 12/14 09:16
→ jerry900287: Miss penalty 只計算stall的時間的關係 12/14 09:17