※ [本文轉錄自 Electronics 看板 #1RAw_JSS ]
作者: suspect1 () 看板: Electronics
標題: [問題] SR latch
時間: Thu Jun 21 22:01:53 2018
板上的大大可以解釋一下這個考題的意思嗎？
a SR latch implemented with 2 Nand gates
(1)changes in 2 outputs always take place with time difference of a gate
delay ? (True or False)
(2)It takes shorter time to set Q to 1 than reset Q to 0 (True or False)
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.44.79.103
※ 文章網址: https://www.ptt.cc/bbs/Electronics/M.1529589715.A.71C.html
※ suspect1:轉錄至看板 Grad-ProbAsk 06/21 22:02
※ 編輯: suspect1 (114.44.79.103), 06/21/2018 22:06:04
※ 發信站: 批踢踢實業坊(ptt.cc)
※ 轉錄者: suspect1 (114.44.79.103), 06/21/2018 22:06:35