推 sdfg014025xx: 2. add因為遇到load use所以要暫停一個clock cycle( 12/19 16:59
→ sdfg014025xx: C6)所以下面指令所有在C6都要停一個clock 12/19 16:59
→ Aa841018: 看懂了,可是c8那邊為什麼又再停一次,好像沒有data dep 12/19 17:03
→ Aa841018: endency! 12/19 17:03
推 h12360110: (1) forwarding 20+mux 10+alu 30+pipeline register 1 12/19 17:08
→ h12360110: 5 就75了 12/19 17:08
→ Aa841018: 請問為何沒有I-M ,D-M的latency?應該有用到吧!這兩個 12/19 21:19