推 w199381: 33.a 因為pipeline 的clock cycle 是由最高的latency sta 12/28 17:33
→ w199381: ge 決定 通常是MEM 所以你的最高latency 下降了 雖然整 12/28 17:33
→ w199381: 體cycle 變多 但是最終latency仍然是下降的 12/28 17:33
推 w199381: 33.e 你的問題是? 這部分課本有噢張凡的 換位置的方法共 12/28 17:36
→ w199381: 有三種噢 12/28 17:36
→ w199381: 28.a 我也找不到QQ 12/28 17:37
推 nannnnn: 第一個a我記得是某種特殊指令 雖然我完全不了解他到底怎 12/28 20:41
→ nannnnn: 麼降低control hazard penalty,跪等強者解答 12/28 20:41
推 BroccolYee: predication是用條件指令取代原本的分支指令 12/29 04:16
→ BroccolYee: Intel IA-64為了提升ILP 提供predication 12/29 04:16
→ BroccolYee: branch通常用在迴圈或if then else 12/29 04:16
→ BroccolYee: 迴圈可以用展開+register renaming消掉branch 12/29 04:16
→ BroccolYee: 而if then else就是用這個 假設code長 12/29 04:16
→ BroccolYee: if (A) { stmt1; } 12/29 04:16
→ BroccolYee: else{ stmt2; } 12/29 04:16
→ BroccolYee: 本來可能要用branch+j predication把它會編譯成 12/29 04:16
→ BroccolYee: (A) stmt1 12/29 04:16
→ BroccolYee: (~A) stmt2 12/29 04:16
→ BroccolYee: 大概是這樣 12/29 04:16
推 nannnnn: 非常感謝B大 12/29 05:41
→ AAQ8: 感謝講解 12/29 10:54