[理工] 107 交大 記系 第16題

[j5464654 (j5464654)]

(a) For a system with 64-bit logical address space, a two-level paging scheme
    is appropriate.

    =>False

(d) The TLB is associative, high-speed memory in which each entry consists of
    a key and a value.

    =>True

a選項,為什麼two-level page table不適合用在64bit system？
（64bit 代表page table size可能很大,不能用multilevel page table解決嗎？）
d選項,TLB不是也需要valid bit嗎 這樣這個選項怎麼會對？

thanks

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.123.134
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1546936852.A.597.html
推 b10007034: a two-level仍然不夠用，真實世界是4-level起跳
至少比1-level省更多空間吧QQ 所以改成4-level就能選嗎
→ b10007034: TLB也是fully
不太懂 fully也是需要valid bit吧
※ 編輯: j5464654 (140.114.123.134), 01/08/2019 18:31:42
推 b10007034: 應該說要看實際情況，64bit最基本可以定址2^64B，你要
→ b10007034: 拆到多小的page table有幾個前提
→ b10007034: 1.要先看一個系統最少有多少process
→ b10007034: 2.決定你的memory
→ b10007034: 3.最後才是決定page table要多少level
→ b10007034: 這邊只可以肯定一件事，two-level是不可能的。
→ b10007034: b 我看錯了，跟我回答的沒關係
→ b10007034: TLB你的意思是a value不夠用嗎？不太懂你的問題
推 ANANquenchan: (d)我覺得它指的a key是指tag，a value指valid bit
→ ANANquenchan: ，實際上還有一格存PPN，雖然沒講到但其實敘述是對
→ ANANquenchan: 的
(a)因為在64bit的情況下,page table size會比一般32bit的entry大很多
   所以要解決page table太大的問題,一般都會用multilevel page table或是
   invert page table來解決 所以我認為只要有說到任何一種那這個選項就會對

(d)我認為一個TLB entry要包含valid bit, tag,physical page number這三項
   而這個選項只有提到兩個東西,所以我認為它是錯的
（個人覺得計系這科的答案根本看出題老師心情...）
※ 編輯: j5464654 (140.114.123.134), 01/08/2019 20:49:54
→ aggress5566: 事實上現在的OS還是page size還是4k為主啊...
→ aggress5566: 至於TLB題目只是想考ADT而已 真的要argue不只valid
→ aggress5566: bit 還有常見的就有 global dirty