› 看板 Grad-ProbAsk 關於我們 聯絡資訊
作者Aa841018 (andrew)
看板Grad-ProbAsk
標題[理工] 107台科 計組（control signal)！
時間Sat Jan 12 13:04:29 2019
https://i.imgur.com/SNOG29T.jpg https://i.imgur.com/kSTn2DI.jpg 這題一直搞不懂，因為以cycle來看的話，同時會有不同指令在不同階段執行，那也就是 說有可能一方面mem write=1另一方面MemtoReg=1嗎？ 我是以這為前提去做，卻發現有些矛盾的地方，比如說：9 cycle時，沒有任何指令的ID 在執行，但RegDst卻=1、7 cycle forward A=00 forward B=01 但我算卻是 instruction 4 forward instruction 5---B=10，然後instruction 4 forwa rd instruction 6---A=01 雖然我的答案自己也覺得有些不穩，但至少這題B不可能=01吧！唯一B=01的可能就是 ins tructuon 3 forward imstruction 5，但這樣做根本沒意義，因為中間instruction 4就 蓋掉了，值仍然是錯的……… 這題一直想不太通，求解…… -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.242.236.177 ※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1547269472.A.ACC.html
推 sdfg014025xx: RegDst在EX stage 然後這題的FowardB線路跟原版的 01/12 13:23
→ sdfg014025xx: 不太一樣 要注意 01/12 13:23
→ Aa841018: 可是在IF階段就知道指令了吧？那時候就可以決定RegDst c 01/12 14:40
→ Aa841018: ontrol signal了不是嗎？ 01/12 14:40
推 jojoboy0115: #1S9QrgGJ 01/12 15:03
→ jojoboy0115: 我之前也有問過類似的問題可以參考下面的推文，在上 01/12 15:03
→ jojoboy0115: 冊的P.439，把那個表格背起來，對照一下應該就出來了 01/12 15:03
推 jojoboy0115: 補充一點，如s大所說，這題forward不太一樣，主要看 01/12 15:17
→ jojoboy0115: 的是那些control signals在哪個階段(EX. Mem.)決定 01/12 15:17
推 wei12f8158: 請問這題cycle 8 的Forwarding B答案是不是錯了？ EX 01/27 18:09
→ wei12f8158: 階段的xor的rt有data hazard耶，應該要設10去抓or的rd 01/27 18:09
→ wei12f8158: 對吧？ 01/27 18:09
→ wei12f8158: https://i.imgur.com/wpHVBQC.jpg cycle 8我排出來是 01/27 18:09
→ wei12f8158: 這樣 01/27 18:09
推 agag5123: cycle8 fwB是$0data harzard,在control的程式裡暫存0是 02/15 23:33
→ agag5123: 特例不處理 02/15 23:33
推 wei12f8158: 謝謝樓上大大提醒，祝20分鐘後考試順利XD 02/16 08:03