作者u0424064 (ching)
看板Grad-ProbAsk
標題[理工] 計組 antidependency
時間Wed Oct 16 15:44:30 2019
https://i.imgur.com/1A0udgr.jpg
想問右邊所說的重複使用t0為antidenpendency,任兩對指令不流通,是指lw,addu,sw為一
對與另一對lw,addu,sw比較嗎?
這樣的話這三個指令應該是output dependency吧?我有點把他跟後面的output dependency
混淆
附上後面dependecy的解說
https://i.imgur.com/xTh2kgm.jpg
麻煩各位解答ㄌ
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.246.10.98 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1571211872.A.5E9.html
→ DLHZ: 他隨便給個例子而已 說明用同個register但不影響 10/16 17:03
→ DLHZ: 修正一下 我看不懂他說的獨立在哪 另外補充 output dependen 10/16 17:13
→ DLHZ: cy就是write after write, anti就是write after read, true 10/16 17:13
→ DLHZ: 就是read after write 就定義來說那三個指令應該存在true(lw 10/16 17:13
→ DLHZ: addu) output(lw addu sw) anti(addu sw) 10/16 17:13
→ DLHZ: 這樣看來你第二張圖他anti的線也拉錯了 10/16 17:15
→ u0424064: 瞭解了 感謝! 10/17 10:51