推 b10007034: 17a意思就是不管怎麼樣control hazard就是無法避免 11/13 20:01
→ b10007034: 理由是不可能可以預測到未來 11/13 20:03
→ b10007034: 17c跟你看法一樣 11/13 20:03
推 zuchang: 16a更明顯的錯是最後一句 c是錯在not necessary 11/13 20:52
推 mistel: 請問16.c的latch是什麼？ 這個選項可以解釋一下嗎 11/13 22:03
→ mistel: 另外17c 算盤有提到是發生在mem stage的hazard 11/13 22:04
推 b10007034: 那是structrual hazard 不只發生在memory這個元件上 11/13 22:09
推 mistel: 不是 這跟ex hazard一起被歸類在Data hazard這個項目下 11/13 22:13
→ b10007034: 但這個data hazard跟這邊提到的是兩回事 11/13 22:21
→ b10007034: 它那個MEM是表示MEM stage並非Memory 11/13 22:22
→ b10007034: 16.c latch意思就是D Flip-Flop那個latch，把它想成用 11/13 22:24
→ b10007034: 來儲存資料的暫存區即可 11/13 22:25
→ b10007034: 對multi-cycle machine來說為了保持一個cycle一個instr 11/13 22:27
→ b10007034: 使用，必須要用暫存區儲存上一個instr.運算後的結果 11/13 22:28
→ b10007034: 這跟pipelined machine是一樣的概念，所以它說不是必需 11/13 22:29
→ b10007034: 就是錯的，大概是這樣 11/13 22:29
→ gash55025502: multi-cycle 不是一個指令自己在datapath中過好幾 11/13 23:10
→ gash55025502: 個cycle嗎？為何需要暫存區呢 11/13 23:10
→ gash55025502: 16.c不是應該要是pipeline register嗎？所以是latch 11/13 23:12
→ gash55025502: =pipeline register嗎？ 11/13 23:12
推 mistel: 跟樓上原po同樣問題@@ 11/13 23:22
推 b10007034: Multi-cycle還是要讀一下課本（概略、方塊圖、文字描 11/13 23:55
→ b10007034: 述），不然我也很難解釋清楚 11/13 23:55
→ b10007034: 說latch的原因還是怕跟register file 搞混，這兩個雖 11/13 23:57
→ b10007034: 然都是暫時保存資料，但實際上電路實作還是差很多的。 11/13 23:57
推 mistel: 剛剛翻到張凡的課本了 感謝兩位大大！ 11/13 23:58
推 mistel: mem那個是我搞錯了 我覺得b大說的對 11/14 00:04
→ gash55025502: 好的我再研究一下 感謝各位大大 11/14 00:42
推 b10007034: 是這樣理解沒錯，這個邏輯跟pipelined machine 是一樣 11/14 11:41
→ b10007034: 的 11/14 11:41
→ gash55025502: 了解 非常感謝 那如果是Single cycle的話 是否就真 11/14 12:03
→ gash55025502: 的不需要暫存器了呢？ 11/14 12:03
推 b10007034: 不需要一個暫存區特別暫存上一個指令的值，因爲已經儲 11/14 13:08
→ b10007034: 存到reg. file 了，並不是不需要暫存器 11/14 13:08
→ gash55025502: 了解！感謝大大 11/14 13:10