[理工] 計組 pipeline

[AdonisLam (Adonis)]

如附圖
第一題的cycle time是那些元件的時間

http://i.imgur.com/6U51xzF.jpg
http://i.imgur.com/707p05A.jpg

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.135.109.16 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1575017375.A.4C3.html
推 zuchang: 所以你的問題是什麼 = =
→ AdonisLam: 我是問他寫的時間是哪些元件的延遲時間
→ AdonisLam: 因為他只有寫數字
推 zuchang: IF:15+50(pc+mem
→ zuchang: ID:15+20+10(control+mux
→ zuchang: EXE:15+20+10+30(mux+alu+forwarding
→ zuchang: MEM:15+50
→ zuchang: WB:15+10+20 除了IF之外都要加上pipeline register