作者sunwaiteric (山味)
看板Grad-ProbAsk
標題[理工] 成大電子學 疊接差動
時間Tue Jan 21 00:56:05 2020
http://i.imgur.com/3hsr8D1.jpg
http://i.imgur.com/lVnyeF2.jpg
想要問在算輸出阻抗為什麼Q5的小ro要切掉?
算輸出阻抗不是要把輸入關掉嗎
輸入關掉就不能以差模分析了吧?所以q5的小ro應該要算進去啊
請高人指定觀念哪裡有問題~ 謝謝
-----
Sent from JPTT on my Asus ASUS_X00QD.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.43.75.128 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1579539367.A.ECA.html
推 harrytyl: 輸入是差模的話 Q5drain端的小訊號電壓為0 01/21 18:28
推 wayne900119: 應該是ro5並1/gm1約等於1/gm1再用R肩公式gm2ro2×1/g 01/29 13:46
→ wayne900119: m1同時Q1,2匹配剛好消掉 01/29 13:46