打擾各位前輩 ,想請教
1,
如果不考慮硬體成本
是否任何邏輯電路都只要三層邏輯(3個gate delay)就設計的了?
not gate + pos (product of sum) 或 not gate + sop (sum of product)
2,
無限硬體加法器
carry =2 gate delay
sum =2 gate delay + adder 3 gate delay =5 gate delay
才拙產生疑問
如果能夠把課本中的 c1 帶入 加法器中的 sum(如附圖)
不考慮硬體成本, 是否能夠變為三個gate delay 即得到 sum?
不才想法是>>> 如a2+b2 將adder算sum的步驟設計在 2-level circuit 中
(可能多了not-gate 變成3-level?) 使得三個gate delay 即得到 sum?
https://i.imgur.com/HbPKslL.jpg
還懇請各位前輩賜教,乾溫
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.228.247.88 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1587230696.A.659.html
※ 編輯: rogerexe (61.230.52.183 臺灣), 04/20/2020 22:03:54