作者swAgooooo (奶綠我可以)
看板Grad-ProbAsk
標題[理工] 計組下p52 multilevel cache
時間Tue Nov 17 22:10:47 2020
請問大大
這裡說add third-level cache 的缺點是會增加cycle time是為什麼?
我記得Cycle time 是依據L1的存取時間來看
https://i.imgur.com/OIaptwK.jpg
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 223.138.13.30 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1605622250.A.D42.html
→ kyuudonut: Coherency 會拉長 L1 access time 11/23 20:48
→ swAgooooo: 喔喔感謝 沒想到是coherence造成的 11/24 21:26