推 jacksoncsie: 非當下吧 整條 pipeline 每個 register 在不同時間存 09/22 21:22
→ jacksoncsie: 的值 都不同 context switch 只管儲存當前狀態 09/22 21:22
→ jacksoncsie: 所以 c 沒有 以上我個人想法 09/22 21:23
推 kkk99923: 因為是以指令為單位的吧 如果以pipeline的stage為單位 09/22 22:13
→ kkk99923: 各個架構的stage數也不一樣 09/22 22:13
→ kkk99923: 我是這樣理解的 09/22 22:13
→ foogty: 我還是不太理解，如果說是以指令為單位的話，那麼在復原 09/22 22:32
→ foogty: 時要從那個指令開始往下做呢? 這時候的PC因為pipeline的 09/22 22:32
→ foogty: 關係應該存的不是正確的吧？ 09/22 22:32
→ foogty: 像是某些指令還卡在pipeline中還沒執行完，但是PC已經往 09/22 22:35
→ foogty: 下抓其他指令了 09/22 22:35
推 jacksoncsie: 比如說有個register有被多個stage用到 這樣的話 09/22 23:10
→ jacksoncsie: pipeline 儲存的方式不就會發生 race condition ? 09/22 23:11
→ jacksoncsie: 所以我覺得 c 沒有 其他有事因為在同個 stage 吧 09/22 23:12
→ foogty: 咦 可是pipeline reg不是像ID/IF這種reg嗎？裡面存的應該 09/22 23:27
→ foogty: 是指令的格式(opcode, rs rt編號...等等)和一些control 09/22 23:27
→ foogty: signal吧？還是我有理解錯誤的地方呢 09/22 23:27
→ jacksoncsie: 原文書寫的 09/22 23:41
→ jacksoncsie: 關於 context switch 的部分 09/22 23:42
推 BusterButter: pipeline reg存的是上個stage做完的結果，並不是最 09/22 23:53
→ BusterButter: 後instruction的結果。因為存到memory要花很多很多 09/22 23:53
→ BusterButter: 個cycle, context switch時與其存到memory， 不如直 09/22 23:53
→ BusterButter: 接flush掉 09/22 23:53
→ BusterButter: switch back時 ，再從之前被flush掉的第一個instruc 09/22 23:55
→ BusterButter: tion開始做 （general reg存的是做完instruction的 09/22 23:55
→ BusterButter: 結果，所以存回memory） 09/22 23:55
→ foogty: 我了解了！！感謝樓上的各位這麼晚還在回覆我的問題 09/23 00:07