Re: [理工] 104台科資工 計組

[joywilliamjo (joywilliamjoy)]

※ 引述《asd597326 (朱屎)》之銘言：
: https://i.imgur.com/OP2ivMG.jpg
: 1.想問一下為何D是1呢？
: D應該是mem要forwarding 至其他指令的訊號，但是在第5個clock時應該是and指令正在
執
: 行mem ，不知道是否理解錯誤？
: 2.想請問一下F訊號在什麼時候會是1呢？


同樣一題的B和C
如果說C是因為指令2和指令3有data hazard所以才是10的話，那指令1跟指令3同樣有data
 hazard,為什麼C不是01
然後B為什麼是0
QQ?

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.77.72.207 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Grad-ProbAsk/M.1638452658.A.FA9.html
推 foogty: 指令1跟指令3的hazard會被指令2跟指令3的hazard蓋掉吧
→ foogty: 指令2計算的結果才是應該forwarding給指令3的
推 foogty: https://i.imgur.com/Ru05hkq.jpg借前篇推文VF84大大的圖
→ foogty: ，藍字部分應該就是在說明這種情況
那B的0是怎麼來的呢
該死這段要重點複習了
※ 編輯: joywilliamjo (42.77.72.207 臺灣), 12/02/2021 22:04:26
推 foogty: B的話我不太確定，印象中好像是選指令的rd的來源，lw是I
→ foogty: type應該是選rt的那個，有錯的話再麻煩其他大大指正
→ ddesc: 那個MUX的進線rt rd 用來出rd的 才可以在後面幾個回合比對
→ ddesc: 做forwarding， 會是0是因為在Ex stage 的指令是lw 他要出r
→ ddesc: t ,因為i type指令是 op rs rt 目的是放在rt 應該這樣ㄅ
我查書rt是放在進B的兩條的上面，所以預設是(上，下)=(0,1)嗎？那後面A的mux，在wb
stage的指令是add,沒經過data memory，應該要走下面那條，不就變A應該是1了，QQ
※ 編輯: joywilliamjo (42.77.72.207 臺灣), 12/02/2021 22:15:10
→ ddesc: 整個MUX只有 A那個預設是上1下0
→ ddesc: 其他都是上0下1我是聽補習班老師教的 我沒看白算盤 有錯請
→ ddesc: 其他大大糾正
→ ddesc: 如果他有標示01就需要照圖判斷了
我依稀記得張凡有說過最後一個是特例會改，但忘記在哪了
如果全部預設都是上0下1，只有A的預設是反的，那一切都合理了，謝謝
※ 編輯: joywilliamjo (42.77.72.207 臺灣), 12/02/2021 22:30:48