Re: [討論] 開發新DAC 市場調查文

[yamatai (迴避性人格障礙症)]

其實我是覺得前面的人說的都沒錯
樓主其實還是學生，只不過接觸到大陸實力不錯的廠商
所以就開始想要建構一個計畫出來

不過大家說的也沒錯，搞募資是很辛苦的，肯定要被源源不絕的嘲諷攻擊
所以大家算是給學生上了一堂課
不過我最近看到一個新聞覺得很有趣，蠻切題的，可以跟大家分享一下
http://ldope.com/news/design/tech/sonia-lin-kauzu/
這就是為什麼外國比台灣先進，人家搞募資可以有非常多種的管道，連比賽都有

拉回來跟音響有關的，國外有一個 FIFO buffer dac 的 diy project
特色是他的 spdif 進 dac 時，完全不傳 clock
然後從 FIFO 之後才開始有 clock
特色就是，不管你是用什麼再爛的轉盤，他都不會有 jitter
缺點就是，時間拉長會爆音

這玩意搞商業化有沒有賣點呢？

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.47.56.37
※ 文章網址: https://www.ptt.cc/bbs/Headphone/M.1420978306.A.6E0.html
推 dakkk: 應該是bulk transfer
推 delaluna: FIFO一直都是jitter的終極解 只是driver要配合好
→ delaluna: 要能控制避免buffer underflow/overflow
→ delaluna: 非同步USB就是一個例子 看你的說法 那個project應該是用
→ delaluna: 同軸做傳輸介面 就是看作者要玩甚麼新花樣
推 dda1829: FIFO能求解麼OAQ. 我只想到First in first out......
推 dakkk: FIFO可以先收data 之後再丟出去解
→ dakkk: 通常是在不同clock domain之間使用
→ dakkk: 這樣就可以不需要用到usb jitter很大的clock 我想