標題:美國地緣政治策略逼出了中國在半導體技術的突破，韜（τ）定律的誕生
新聞來源: iknow科技產業資訊室
原文網址：https://pse.is/95g3yl
原文：
長期以來，摩爾定律認為硬體的世代飛躍來自於晶片上電晶體物理尺寸的逐步縮小，因此
對於奈米的追求正往1.4奈米的方向前進。如今華為提出一個新的理論「韜（τ）縮放定
律」，其認為，晶片的未來發展在於時間，而非電晶體尺寸。
華為概述了一種新的半導體設計縮放原則，聲稱該原則能夠突破摩爾定律的限制，提升性
能和硬體密度。
幾何尺寸縮小已經縮短了訊號在電路中傳播所需的時間，而華為團隊認為，硬體設計人員
可以直接從時間維度入手，無需縮小幾何尺寸。畢竟，幾何尺寸微縮已經到了物理極限了
。
華為的這一概念得名於其核心原理，該原理源自晶片物理學的基礎知識：τ = 電阻 (R)
× 電容 (C)，它決定了訊號在導線中傳播或電晶體切換的速度。
華為認為，透過降低系統中任何位置的電阻 (R) 或電容 (C)，無論是透過更好的材料、
更智慧的佈局還是新的架構，都可以在無需更小製程節點的情況下獲得速度更快的晶片。
其實，華為過去幾年一直在悄悄運用這個概念，例如其LogicFolding架構，該架構能夠從
裝置級、電路級、晶片級和系統級全面提升τ性能。
華為已採用τ縮放定律設計並量產了約381款晶片，並利用其專有的LogicFolding技術縮
短關鍵路徑佈線，優化電晶體和互連的電阻。此外，華為也將其與自主研發的互連協議相
結合，以滿足其超大規模資料中心計算產品線SuperPoD的記憶體需求。
這項技術對華為即將推出的麒麟處理器系列的研發起到了至關重要的作用。根據預估，
LogicFolding支援的電路級效率提升與軟體優化相結合，在未來三到五年內將硬體效率提
升一倍以上。
由於美國及其盟友的嚴厲制裁，中國晶片製造商在取得生產所需的高端技術方面受到嚴重
阻礙。其中最主要的是荷蘭半導體巨頭 ASML 提供的先進微影設備。
除了自主研發微影設備外，華為的「τ定律」期望能夠改變與西方主導半導體研發方向。
華為執行長任正非表示，該概念帶來的改進將使其晶體管密度達到相當於1.4奈米製程的
水準。
台積電計畫在2028年左右實現1.4奈米製程的量產，華為則預計，未來採用此方法設計的
高階晶片，到2031年電晶體密度可望達到1.4奈米的水準。
簡單來說，華為則試圖透過不同的設計方案達到類似的密度。因此，華為顯然並未等待摩
爾定律或美國限制的放寬來決定其晶片的發展方向。這或許是美國政府或產業最害怕的結
果，因為這一連串的地緣政治戰略，似乎逼迫中國縮短發展半導體技術的機會。一旦這一
理論被證實是可行的，那麼這將給半導體產業未來帶來新的震撼！
心得：
不只是技術參數的規格突破，而是制裁逼出的技術路線分化，華為因缺乏設備而轉向優化
時間常數的 LogicFolding 技術，預計在 2031 年達到等同 1.4 奈米的密度。
※每日每人發文、上限量為八篇，超過會劣文請注意
⊕請確切在標題與新聞來源處填入名稱與連結，否則可無條件移除(本行可移除)
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 203.145.192.245 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/IA/M.1779947129.A.7C0.html