推 blackmaninEE: 推囧席彬 08/17 21:47
課名：邏輯設計
科號：10510 EE 228002
老師：馬席彬
課本：William J. Dally and R. Curtis Harting, Digital Design:
A Systems Approach
課別：電機系必修
學分：3
涼度：★★
甜度：★★★★
建議先修課程：無
課程內容：
1. Digital Abstraction：
進位制度及數字、符號的特殊表示形式（BCD、ASCII）
2. Boolean Algebra：
布林代數基本性質、Normal/Standard Forms、邏輯閘種類（AND、OR、NOT……）
3. Verilog Introduction：
簡介硬體描述語言Verilog及如何使用IDE - Xilinx Vivado
4. Combinational Logic Design：
組合邏輯電路、K-map、Prime Implicant(PI)/Essential Prime Implicant(EPI)、
SOP/POS Simplification、NAND/NOR Implementation
5. Combinational Building Blocks：
組合邏輯電路的簡單應用，有六種：Decoder、Multiplexer、Encoder、Arbiter、
Comparator、Shifter，並加上各模組Verilog的寫法
6. Arithmetic Circuits：
補數(Complement)加減法運算、Overflow的概念，各式加法器(Adder)、
乘法器(Multiplier)的組合邏輯電路及Verilog寫法
7. Sequential Circuits：
序向邏輯電路、Synchronous/Asynchronous、各式Latch/Flip-Flop，
Finite State Machine(FSM)及Verilog寫法
8. Datapath Sequential Logic：
暫存器(Register)、計數器(Counter)的原理及Verilog寫法
9. Memory Basics and Programmable Logics：
簡介RAM/ROM
上課方式：
使用ppt搭配少量的板書上課，上課講義會在上課前上傳至iLMS，大部分人都是印下來在課
堂上抄筆記。
講課速度適中（只要不打瞌睡的話），不過老師知道很多人會倒，所以每次上課都會複習
前面的內容，再繼續往下教。
評分方式：
Homework and quiz 40%
Midterm 30%
Final 30%
考試作業型態：
期中和期末難度均為中間偏難，會出一些比較生活化的題目和作業變形題，通常會有一兩
題困難，或是很花時間的。老話一句，把講義的東西看熟、作業用心做，應該可以考得不
錯。
小考則非常簡單，考了兩次，都是基本題。
作業有八次，都不難，但題目有點多，且幾乎都是畫圖和寫表格，所以會做蠻久的。
這部分是用紙本完成，在下禮拜上課前交到講桌上。
第三次作業開始有Verilog的題目，大概都是兩題左右，應該是想讓我們在修邏輯設計實
驗之前先熟悉Verilog語法，如果打不出來的話可以在TA Time問助教。
這個交作業方式的老師另有規定，簡單來講就是把打好的程式檔和模擬完的圖形做成一個
壓縮檔上傳至iLMS，截止時間一樣是下禮拜上課前。
老師的喜好、個性：
老師上課非常認真，會照著講義的內容，逐一解釋。但是講課的語調有點催眠，而且又是
五六節，蠻容易睡著的（筆者幾乎每堂睡），所以老師開始上課時複習的用意應該是讓睡
著的人有可以彌補的機會，也讓有聽過的人加強印象。
給加簽嗎?
給，但不確定人數
補充：有趣的基礎課程，大推。
總成績/班上排名：A+
成績分布：
↓每組人數
A+ 20.2% ( 18 )
A 14.6% ( 13 )
A- 16.9% ( 15 )
B+ 11.2% ( 10 )
B 7.9% ( 7 )
B- 5.6% ( 5 )
C+ 6.7% ( 6 )
C 11.2% ( 10 )
C- 1.1% ( 1 )
D以下 4.4% ( 4 )
--
Steve Allen Present Uplift (Updated weekly)
https://soundcloud.com/steveallenofficial/sets/metamorphosis-radio
It's time to get uplifted!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 36.229.58.244
※ 文章網址: https://www.ptt.cc/bbs/NTHU_Course/M.1534440410.A.5CE.html