[情報] Intel未發布的6核心擁有有趣的快取設計

[ultra120 (原廠打手 !!!)]

SiSoftware Sandra資料庫中出現了未發布的Intel處理器
儘管該6核處理器可能看起來像常見晶片，但其快取設計卻指向了全新的架構設計
關於Intel 14nm 處理器的backporting的傳聞不斷，有可能這可能是Core或Xeon市場的下
一代產品。
因此談論這6個核心部分的細節時，該處理器有6個核心和12個線程，這沒什麼特別的
因為Intel之前已經發布了6個核心和12個線程的處理器
Core i7 8700K和幾個Xeon產品均提供6個核心和12個線程
第9代Coffee Lake更新系列中沒有多線程6核心產品
但即將推出的第10代Comet Lake-S產品將包含其中的一些。

在速度方面，該晶片具有3GHz時脈速度和2.2 GHz IMC
這是相當標準的工程或早期樣品，因為它沒有名稱
但這裡有趣的是據測試該平台是Supermicro的雙插槽設計。
具體平台是SuperMicro X12DAi-N SMC X12。我們沒有該主機板的任何詳細訊息
但明確指出有兩個晶片。由於SiSoftware資料庫將這些處理器檢測為Core系列市場
（Core i3 / Core i5 / Core i7）的一部分，而通常被稱為有2S平台支援功能的Xeon產
品則會被稱為XEON系列。

這可能是由於這些晶片的ES特性所致，並且由於不支援這些晶片
因此軟體在正確檢測這些晶片方面感到困惑。下一個重要的細節是該處理器有9MB的L3高
速快取
令人驚訝的是每個核心有1.25MB的L2高速快取，在這個6核處理器上有7.5 MB的L2高速快
取。
這是讓事情變得更加有趣的地方：Intel第9代產品每個核心有256KB的L2快取
Core-X系列每個核心有1MB的L2快取，而10nm Ice Lake CPU則每個核心有512KB的L2快取
。

該晶片與L2快取匹配的唯一架構是即將問世的 Tiger Lake系列產品
該產品有與早期Geekbench洩漏中發現的1.25 MB相同的L2快取
Tiger Lake CPU計劃於明年在10nm++製程上推出，並且還將有3MB的升級L3快取
而現有的第9代CPU為2MB，Core-X CPU為1.375 MB。但是L3快取與Tiger Lake架構不匹配
因為每個核心3MB意味著在列出的6個核心部分上有18MB的L3快取，而它僅有9MB的L3快取
。

正如有傳言稱這6核晶片很可能是我們將10nm核心架構的backporting到14nm
（從Tiger Lake到Rocket Lake）的第一次測試。由於backporting意味著將10nm ++技術
轉移到14nm +++，因此我們可能會看到一些變化，例如此洩漏中指出的較小的L3快取設計
否則我們可能只是看到Ice Lake（E）系列中尚未發布的Xeon產品，該產品將於明年上市
。

來源

https://wccftech.com/intel-unreleased-6-core-cpu-bigger-l2-cache-new-architecture/
XF編譯
https://www.xfastest.com/thread-237132-1-1.html

戰鬥版 i5 6C12T

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 211.75.15.175 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1576512331.A.0B6.html
推 Askalaphos  : AMD : 我瞧瞧 ~
推 ltyintw     : JK幹過的架構提升IPC的方針就是
→ ltyintw     : 幹你娘加大快取  沒錯就是
推 WARgame723  : 唉...一出力又把AMD虐爆了，i皇真壞
推 wei115      : intel是一家真正的記憶體公司
推 gaddgao     : 加快取就能提升ipc那為啥不加到爆就好？
→ trysail     : 漏洞有補好嗎?
推 hankower    : 快取加大延遲不是會增加嗎？
推 fu1vu03     : 歐摸西樓依?
推 AreLies     : 到時候延遲要是跟AMD一樣 就少一樣可以嘴了
→ walelile    : 加快取面積增大很快，良率掉很快
→ leung3740250: 並不是tgl-u,是ice lake sp
推 gpee        : 路邊小販：很有趣的，買買看吧。
推 KinoYW      : 一個賽艇
→ nttra       : 舊製程良率高，值得一試?
噓 jfriendtw   : 是在賣玩具？
推 deony       : 有趣 但無用
推 saimeitetsu : L1 L2 快取不是不好加大成本也高
推 allyourshit : 不是有趣而是燒本 製程不縮的情況下加大快取很慘的
推 ccpz        : 看看 Jim 做的 Apple A 系列,快取都佔了很大一塊
→ allyourshit : AMD能加大快取是因為用了7nm i皇的14nm加快取會流血
推 horb        : AMD延遲高  主要是CPU被切成兩個晶片包在一起  一個
→ horb        : 還是12nm
推 shinkiro    : 漏洞修了沒？
推 kira925     : 不是JK 而是加快取就是最直接增加IPC的方法
→ kira925     : 降低Cache Miss就是直接有效
→ KevinR      : c52chungyuny: 廢物  加快取叫做改架構  吃屎比較快
推 Nexus5X     : 就加大前端 板上早爆料過了
推 kuninaka    : 這新架構是JK大神設計的嗎
→ KevinR      : c52chungyuny: IPC增加可觀  結果都是塞快取
→ Nexus5X     : 應該不是
推 kuninaka    : 6C總共就7.5MB 14nm做 認真ㄇ
→ commandoEX  : 沒事沒事~以前Core 2 Duo 雙核就有6MB L2還45nm的
推 allyourshit : 樓上在說我現役的E8400嗎？但沒有L3哦
推 ericinttu   : 樓下喜歡有趣嘛?
推 ChungLi5566 : 製程縮不了 那就加大die面積吧
→ DazaiOsamu  : 有趣的快取設計=更多的漏洞? lmao
→ w792381726  : 漏洞先解決再說
→ kuma660224  : 快取越大面積越大影響良率啊
→ kuma660224  : AMD是用chiplet小顆才能亂加
→ kuma660224  : 14nm做Die更大，良率可能先GG
推 happyday890 : intel現在一直打723臉是怎樣
推 RonanXidi   : 給我22nm
推 hcwang1126  : 記憶體=面積=$$$
推 wsc47621    : 723許願實現了快取