[閒聊] RAM的延遲越來越高後...

[wahaha99 (此方不可長)]

現在DDR5要來了

然後 隨著每次改版

頻寬越來越大、但延遲也越來越高

問題就來了

雖然L2/L3也越來越大

但會不會有這種應用

在未來無法克服、反而變成新系統效能不足的狀況?

好比說即時資料採集/分析系統?

或是遊戲內物件/事件多到一定程度後、

因為延遲反而導致TPS下降?

有沒有專業懂行的可以說說看 @@

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 118.169.39.129 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/PC_Shopping/M.1634140211.A.A31.html
※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/13/2021 23:51:26
→ DickRyan    : google一下，很快的
很多事情要研發人員才會知道
你問google沒卵用
→ commandoEX  : cl值上昇, 但頻率也上去了，其實反
→ commandoEX  : 應時間沒降多少（這邊是說jedec訂
→ commandoEX  : 的標準）
? 實際上, 反應時間上去了
※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/14/2021 00:03:22
推 ltytw       : 跑個分看看  新手都看頻寬
→ a0091206    : 我也好奇這問題 頻率的上升剛好抵
→ a0091206    : 銷延遲嗎？
→ necsynx     : TPS是什麼
→ WFSGT       : TPS ?
Tick per second
指遊戲內計時機制
推 mindstack31 : 從DDR1問到DDR5 ?
→ mindstack31 : 反過來看，如果不是義務，為何研發
→ mindstack31 : 人員告訴你這些know how又或者是說
→ mindstack31 : 一般user 需要了解嗎？
你要是知道
但不想回答
也沒人逼你說啊?
→ commandoEX  : DDR2 800 CL5跟DDR4 3200 CL20哪個
→ commandoEX  : 反應快呢?
→ WFSGT       : 好奇原PO有電類基礎嗎? 有的話應該
→ WFSGT       : 應該不太會這樣問吧
不然要怎麼問
→ commandoEX  : DDR2 800 CL5/6 DDR3 1600 CL10/11
→ commandoEX  : DDR4 3200 CL20/22，延遲真的增加了
→ commandoEX  : 嗎?
→ WFSGT       : https://reurl.cc/L744yX
好資料
可是我記得每次改版後總延遲也是上升的?
推 kqalea      : In-Memory Computation 了解一下
→ WFSGT       : 再怎麼需要即時的系統 終究還是要
→ WFSGT       : 需要處理的資訊量,你只嚴格討論延遲
→ WFSGT       : 顯然沒什麼意義
→ aegis43210  : 以內顯來說，頻寬重要多了，DDR5的
→ aegis43210  : 普及應該會讓i皇和蘇媽再加強內顯
推 kqalea      : 頻寬=匯流排寬度×匯流排頻率
→ kqalea      : 所以理論上延遲越少頻率越高
→ kqalea      : 頻寬也會變高啦
→ kqalea      : 記憶體牆短時間應該無法被客服
推 kqalea      : 但比起克服微縮的物理限制還是很有
→ kqalea      : 希望的
→ justicebb   : 資訊量極小時會變慢沒錯，資訊量極
→ justicebb   : 大時只看頻寬就行了
→ justicebb   : 基本上除非邏輯寫成單io再跑，不然
→ justicebb   : 整體上是快的
嗯 我就是指這種比較極端的狀況
推 IhateOGC    : 像我16G用不完的人來說怎樣才算多
→ IhateOGC    : 呢？@@
推 destiny3952 : 不是看人  看程式的吧= =
→ sachialanlus: 你就想頻率變成兩倍 cycle數也兩倍
→ sachialanlus: 會怎樣
推 menchian    : 你只看到延遲，卻忽略了每次延遲能
→ menchian    : 處理的資料量，最極端的例子就是顯
→ menchian    : 卡應用的從DDR變種的GDDR
→ menchian    : 不過記憶體控制器的性能也有影響就
→ menchian    : 是了，像當初AMD K8+DDR400能打到in
→ menchian    : tel P4+DDR2-667一樣
※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/14/2021 03:36:05
推 leo0519     : 我建議 Intel amd 都給我把線程數
→ leo0519     : 拉高十倍 windows 每個程式通通給
→ leo0519     : 我平行 用 thread 數來 latency h
→ leo0519     : iding
推 labbat      : F1賽車跟大卡車
推 a1379       : 延遲不跟頻寬一起看沒意義啊
→ a1379       : 而且現在頻率可以彌補CL變大
→ soulgem     : 趨勢變了啊... 顯卡吃多少電, CPU?
→ soulgem     : 組整機效能的平衡早就歪掉了
→ soulgem     : 當顯卡吃兩三四百瓦, CPU 還是65/95
→ flipflap    : CPU是快樂表 核心多隨便燒都破250W
→ flipflap    : 真的有人以為頂規CPU只吃95W/125W?
→ tactics2100 : 想cpu只吃95w 非常簡單 像我9600k
→ tactics2100 : 配H310 cpu只插一個4pin 整機含顯卡
→ tactics2100 : 不到75w
推 chrisdar    : DDR3-1333 1.50ns * CL9  = 13.50ns
→ chrisdar    : DDR4-2666 0.75ns * CL18 = 13.50ns
→ chrisdar    : 沒變阿....
→ chrisdar    : 你要維持一樣的數據就買 DDR5-5333
→ chrisdar    : CL36 不就好了
我會這樣問也是因為看到有人說
DDR5這次即使這樣 總延遲還是會上升

推 wsc47621    : 原來這樣算，長姿勢了
→ wsc47621    : 所以6400，CL32就表示普及了
推 delaluna    : 應該是說 每一代規格剛出來的時候
→ delaluna    : 延遲 (CL/Freq) 都會輸給上一代的
→ delaluna    : 完全體
→ delaluna    : 但是這樣的比較本來就不公平
→ delaluna    : 拿同樣剛出的 或拿同樣成熟完全體
→ delaluna    : 來比 延遲基本上就沒甚麼差了
→ tactics2100 : 芝奇一開始就接近完全體
推 E6300       : 坐等DDR5-7200 CL16,1G 10
→ E6300       : 0台幣
推 kidd232     : CL16絕對等不到吧XD
推 Litfal      : 要大量資訊量極小、非常分散的io外
→ Litfal      : 加算量低才會造成瓶頸
推 k5648550577 : 頻率=法術威力，延遲CL=詠唱時間，
→ k5648550577 : 可以這樣理解嗎？
推 ma721       : 但一次處理更多啊
推 aegis43210  : 頻率是法力量，頻寬才是法術威力
→ jasonkey123 : ddr初代到ddr5延遲一直升
→ jasonkey123 : 整體效能還是增蠻多的
推 StepZero2One: 真的需要即時的系統會從OS著手
推 cozax       : CL是時脈週期延遲 單看這個沒辦法
→ cozax       : 看出延遲時間啊 還要計入時脈速度
→ cozax       : 才能得到理論的延遲時間 時脈速度
→ cozax       : 越高當然可以壓低延遲時間 實際應
→ cozax       : 用上影響不大
→ StepZero2One: 影響比記憶體這幾奈秒的差距大多了
※ 編輯: wahaha99 (118.169.39.129 臺灣), 10/14/2021 12:14:01
推 wonder007   : 寫組語可能會有感覺吧
推 dustlike    : 一般應用去RAM抓資料通常都是連續一
→ dustlike    : 坨的 很難有感
推 horb        : 一次傳送更多的資料。等同延遲降低
→ wonder007   : CL只是個次數單位 表示要等幾個週期
→ wonder007   : 但是週期已經大幅度的縮短
→ wonder007   : 如上面算的DDR5-5333已經沒等比較久
→ wonder007   : 等的時間一樣 但上車之後傳的更快
→ wonder007   : 這樣就只有優勢沒有劣勢了
推 leegogo     : 上面推文就算給你看了 為什麼還要說
→ leegogo     : 變慢
推 RIFF        : 1.很久以前 記得看過有人測i-ram 4K
→ RIFF        :   IOPS
→ RIFF        : 2.延遲 20年來進步超級少 所以cache
→ RIFF        :   越來越大 cache功耗也越大
推 RIFF        :   若cache小 就可以塞更多CPU核心
→ RIFF        :   cache問題其實比ram延遲問題更大
→ RIFF        :   cache大 是在彌補ram延遲的問題
→ RIFF        :   照這趨勢 以後cache佔面積 會是
→ RIFF        :   CPU的幾倍大  也浪費了die
→ RIFF        :   大die比小die要難作很多
→ RIFF        : 3.覺得是商業考量:
→ RIFF        :   PC與SERVER使用相同的RAM技術--
→ RIFF        :   這是有問題的
→ RIFF        :   可能有些大型的Server或資料中心
→ RIFF        :   他們期望這種高延遲大容量RAM規格
→ RIFF        :   所以他們定下了RAM規範
→ RIFF        :   然後把這種RAM 拿給PC將就著用
→ RIFF        :   其實PC需要低延遲RAM 減少CACHE
→ RIFF        :   cache ram太多層 讓能效降很低
→ RIFF        :   平板行動裝置現已大舉挑戰NB了
→ RIFF        :   (APPLE M1) 覺得ARM下一步關鍵是
→ RIFF        :   開發更有效率的記憶體架構
→ RIFF        :   這樣在能效上 能顯勝X86 NB
→ delaluna    : 樓上的說法不太認同 在消費級市場
→ delaluna    : 大多是需要更強的單核心
→ delaluna    : 而不是更多核心
→ delaluna    : cache面積大這件事沒什麼不對的
→ delaluna    : 而且DRAM再怎麼特化 延遲也永遠不
→ delaluna    : 可能跟cache相提並論
推 nasa01      : 感覺一般用途影響不大
推 iq1000x     : 你的作業是奈秒級別的嗎
→ iq1000x     : 還是被A黑帶風向把延遲看得比整理效
→ iq1000x     : 率重要
→ leolarrel   : 我對"消費級市場大多需要強的單核心
→ leolarrel   : "這句話不表認同
→ a85139138   : 應該説遊戲市場才對。
→ sachialanlus: 建議樓上可以把cache關掉試看看
→ sachialanlus: 會認為memory hierarchy是浪費的應
→ sachialanlus: 該要去讀計組 另外其實你也可以直接
→ sachialanlus: 客製用sram去當ram來統一memory架構
→ sachialanlus:  但除你之外的一般人應該買不起
→ SPDY        : 其實不一定只靠SRAM就超貴
→ SPDY        : 有些MCU裡面就依靠那幾十bytes空間
→ SPDY        : 會貴貴貴是PC要數GB才堪用這鐵定貴
→ SUCKERKING  : 吹M1的很多反而不知道M1優勢是什麼