看板 Programming 關於我們 聯絡資訊
小弟最近在學校修了CAD vlsi的課, 第一次的作業需要做一個.isc檔案translate成一個verilog code的.v檔案類型, 小弟做完code的translation後發現始終都無法pass老師給的testbench, 後來發現是「`」符號的問題, 我在我的c++ program裡無論cout 「`」或是單引號「‘」輸出的字元都會變成單引號「‘ 」, 想請問有沒有辦法讓輸出字元變成「`」呢? -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.5.101 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Programming/M.1646894164.A.C36.html
breeze08: 試了一下cout << '\'' << '`';是正常的 42.72.124.164 03/10 15:16
breeze08: ,要不要把你的程式碼po上來?42.72.124.164 03/10 15:16
我是cout "`timescale"; 是因為string的關係嗎? 對了大大我說的是輸出成文字檔之後,不是在terminal那邊顯示的 ※ 編輯: a55446262 (42.72.5.101 臺灣), 03/10/2022 15:19:45 ※ 編輯: a55446262 (42.72.5.101 臺灣), 03/10/2022 15:20:15 ※ 編輯: a55446262 (42.72.5.101 臺灣), 03/10/2022 15:27:47
breeze08: 你預期的輸出是 `timescale 這樣嗎?42.72.124.164 03/10 15:29
yes沒錯 ※ 編輯: a55446262 (42.72.5.101 臺灣), 03/10/2022 16:21:58
LPH66: 找個地方貼全部程式碼上來吧, 不然有點難抓 49.159.72.196 03/10 19:28
LPH66: 另外, 你的編譯器是什麼? 49.159.72.196 03/10 19:30
我另外輸出單一char ‘、’ 有解決了 謝謝大大們的回文^^ ※ 編輯: a55446262 (223.140.55.122 臺灣), 03/10/2022 21:55:07
lycantrope: 用全型真的會搞死自己 133.51.216.27 03/11 15:04