Re: [新聞] 台積電 5 奈米製程測試良率超過 8 成，電

[djviva (安身守份待時以動)]

原PO貼的連結全英文, 改貼這篇中文的應該更好理解
所以順手貼上來一下分享給大家 (對岸用語請見諒)

https://news.xfastest.com/tsmc/73602/tsmc-5nm-80%EF%BC%85/
TSMC 5nm 測試晶片良率已達80％：明年上半年大規模量產

IEEE IEDM大會上，台積電官方披露了5nm工藝的最新進展，給出了大量確鑿數據，看起來
十分的歡欣鼓舞。

5nm將是台積電的又一個重要工藝節點，分為N5、N5P兩個版本，前者相比於N7 7nm工藝性
能提升15％、功耗降低30％，後者在前者基礎上繼續性能提升7％、功耗降低15％。

台積電5nm將使用第五代FinFET晶體管技術，EUV極紫外光刻技術也擴展到10多個光刻層，
整體晶體管密度提升84％——7nm是每平方毫米9627萬個晶體管，5nm就將是每平方毫米
1.771億個晶體管。

台積電稱5nm工藝目前正處於風險試產階段，測試晶片的良品率平均已達80％，最高可超
過90％，不過這些晶片都相對很簡單，如果放在復雜的移動和桌面芯片上，良品率還做不
到這麼高，但具體數據未公開。

具體來說，台積電5nm工藝的測試晶片有兩種，一是256Mb SRAM，單元面積包括25000平方
納米的高電流版本、21000平方納米的高密度版本，後者號稱是迄今最小的，總面積5.376
平方毫米。

二是綜合了SRAM、CPU/GPU邏輯單元、IO單元的，面積佔比分別為30％、60％、10％，總
面積估計大約17.92平方毫米。

按照這個面積計算，一塊300mm晶圓應該能生產出3252顆晶片，良品率80％，那麼完好的
晶片至少是2602個，缺陷率1.271個每平方厘米。

當然，現代高性能晶片面積都相當大，比如麒麟990 5G達到了113.31平方毫米。

按照一顆晶片100平方毫米計算，1.271個每平方厘米的缺陷意味著良品率為32％，看著不
高但對於風險試產階段的工藝來說還是完全合格的，足夠合作夥伴進行早期測試與評估。

另外，AMD Zen2架構每顆晶片(八核心)的面積約為10.35×7.37＝76.28平方毫米，對應良
品率就是41％。

台積電還公佈了5nm工藝下CPU、GPU晶片的電壓、頻率對應關係，CPU通過測試的最低值是
0.7V、1.5GHz，最高可以做到1.2V 3.25GHz，GPU則是最低0.65V 0.66GHz、最高1.2V
1.43GHz。當然這都是初步結果，後續肯定還會大大提升。

台積電預計，5nm工藝將在2020年上半年投入大規模量產，相關晶片產品將在2020年晚些
時候陸續登場，蘋果A14、華為麒麟1000系列、AMD Zen4架構四代銳龍都是妥妥的了，只
是據說初期產能會被蘋果和華為基本吃光。

https://technews.tw/2019/12/13/tsmc-5nm-process/
根據先前相關外資所進行的預估，台積電的 5 奈米製程將在 2020 年上半年，甚至最快
在 2020 年第 1 季末就會投入大規模量產，相關晶片產品將在 2020 年晚些時候陸續登
場。而包括蘋果 A14、華為海思麒麟系列新一代處理器，以及 AMD Zen4 架構第四代銳龍
 (Ryzen) 個人電腦處理器都將會採用。而初期的產能規劃每月 4.5 萬片，而未來將逐步
拉高到 8 萬片的數字，只是初期的產能將可能由蘋果吃下 70%，其餘的就由華為海思包
下。

------------------------------

另外根據前陣子傳出Intel可能轉單給2330的新聞
可以看出7奈米目前的良率達到60%~70%
三星則是20%~60%, 較少也較不穩定

5奈米10月底同樣測試標準下, 良率50%
兩個月不到提升到80%均值
Q2量產, 最快Q1末=3月
相信到時良率可以進一步提升

原文底下推文聊到的buy by die / wafer
我記得不是以一個良率為準去議價
低於那良率2330毛利就低(因為不良多), 高於那毛利率2330就多賺
如果不對請大家不吝指教

台積電這週出現少見的三連紅漲10幾%
今天沒量, 難道模範生2330也會搞頂上十字星嗎??

最後, Q2量產, 月營收差不多Q3陸續顯現
技術面急漲的2330, Q1該不會是以315當地板做修正吧??
但我想Q3他的月營收利多浮現後, Q3財報公布時應該也是多頭停止時了吧

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 60.250.135.23 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1576223990.A.EF9.html
→ kuma660224  : Zen的8核放到5nm可能不到40mm2
→ kuma660224  : AMD是傾向把CCX效率提升而非塞十幾核進去
→ kuma660224  : 所以Zen1的8核要213mm2....
推 huk40199    : 那葛7已經80幾了吧
→ kuma660224  : 後面還是8核，但越來越小，效率越來越告
→ kuma660224  : 最後可能1個CCX 8核內部全互聯，加大cache
→ kuma660224  : 反正超過8核都靠膠水搞定
→ kuma660224  : 如果這樣算，5nm對Zen4幾乎夠高良率了
→ henryrita   : 弱弱的問膠水是啥...
推 holymars    : zen2的ccx可用率在99%以上 (包含defect關成6核的)
→ kuma660224  : 多晶片連結封裝在一起
→ holymars    : 基本上AMD的策略就是一張wafer用好用滿 完全不浪費
→ kuma660224  : 而且局部壞掉晶片常常也是能閹割賣錢
推 nick0506    : 通常是run過幾個lot才簽量產良率保證，某批過低就
→ nick0506    : 折價
→ kuma660224  : 8核閹割剩6核，降點價...
推 aegis43210  : AMD有善用GG的封裝優勢
→ kuma660224  : 其實從10nm以後，Die會持續變小
→ kuma660224  : 未來2/3nm可能連50mm2都算大顆
→ kuma660224  : 但因為密度很高，所以變小依然高性能又省電
推 holymars    : Ryzen的封裝是日月光作喔 EPYC才是CoWoS
→ kuma660224  : 現在手持晶片往往也不是卡在晶片極限性能
→ kuma660224  : 而是功耗與過熱....
→ kuma660224  : 能用更小面積更低電壓做出來 才會強
→ kuma660224  : 不會再堅持手持就是要100mm2
→ kuma660224  : 因為就算塞到手機16核, 也發揮不出來
→ kuma660224  : 持續讓8核縮到更小更低壓省電低溫高時脈
→ kuma660224  : 才是目前趨勢
推 aegis43210  : 之前MTK的X20和X30就是塞太多，反而一直過熱降頻
→ kuma660224  : 太多核，軟體也不吃....不是什麼都能平行化
→ kuma660224  : PC因為有專業影片專業處理用途可以平行
→ pily99      : 台GG好厲害
→ kuma660224  : 才會考慮膠水多核.8+8+8+8.....
→ kuma660224  : 手機個人用途可能4大4小核會很久很久
→ kuma660224  : 多了也沒法使用到
推 pili0830    : 應該是境外基金為建立持股水位才大買吧
推 heavenbeyond: GG今天成交量5.8萬張，怎麼會沒量？
→ zzzxxx382   : 樓上nick別在裝專業了啦 到處傳播錯誤資訊
推 henryyeh5566: X86面積竟然輸給arm了，真可怕
推 dragonjj    : 推一個!
→ zzzxxx382   : 事實就是先進製程蘋果buy by die 多數客戶buy by wa
→ zzzxxx382   : fer居多 還有跟客戶是簽出貨量跟良率保證 所以良率
→ zzzxxx382   : 沒達標的通常是廠內就砸掉不會出給客戶 什麼良率低
→ zzzxxx382   : 折價賣給客戶這種鬼話不要亂講好嗎
→ zzzxxx382   : 你要蠢到把低良率的折價賣給客戶他還不會收咧 我的
→ zzzxxx382   : 天 真的不是業內人士就別出來秀下限了啦 工作那麼多
→ zzzxxx382   : 年還亂講 真的是素養有夠差
→ a810086     : 從來沒聽過什麼良率低的折價賣這種事情...半導體業
→ a810086     : 沒聽過這種事，台積這麼重視良率更不可能
→ nick0506    : 良律率是豬屎屋良的，fab只測WAT...你到地是哪間FAB
→ nick0506    : ?慘到by die賣
→ zzzxxx382   : 良率是豬屎屋量的 fab只能收WAT這種話都講得出來XDD
→ zzzxxx382   : DD
→ zzzxxx382   : 到底要多素行不良才能說出這等沒水準的話 我的老天
→ zzzxxx382   : 鵝 哈哈
→ zzzxxx382   : 我哪間fab? 我在地表最大間的那家可以嗎 只說蘋果bu
→ zzzxxx382   : y by die少在那邊誤解成全部客戶都buy by die了
→ zzzxxx382   : 良率是豬屎屋量的 哈哈哈 真的夠好笑 你真的回去好
→ zzzxxx382   : 好學三相馬達待在系統廠就好 不要亂跑到半導體界
→ zzzxxx382   : 如果良率是豬屎屋量的 那每天公司裡整合跟產品工程
→ zzzxxx382   : 師看的wafer map都是假的 測試端拿小畫家亂畫傳上系
→ zzzxxx382   : 統的囉? 笑死人
→ nick0506    : 原來TSMC員工素質也不怎樣麻…
→ zzzxxx382   : 被電到開始語無倫次了 uccu
→ nick0506    : 不要在這丟台積臉了………
→ nick0506    : 你當封測廠都是死人嗎…
→ zzzxxx382   : 哈哈 笑死 講的沒半點對 被矯正就崩潰 好好窩在舒適
→ zzzxxx382   : 圈比較適合你^^
→ kuma660224  : by die或by wafer都是可談的吧
→ kuma660224  : 沒有一定如何，看客戶跟Fab怎麼協議
推 WuSmaLLnEw  : 我必需說NICK真的是外行，連by die賣都不知道，蠻多
→ WuSmaLLnEw  : 客戶都是。良率CP有分內測跟外測，內測是台積自己
→ WuSmaLLnEw  : 的bump+cp廠，外測就看豬屎屋給哪間測，測完cp不好
→ WuSmaLLnEw  : 的就不賣給客戶，這樣才會有所謂的良率啊。
→ kuma660224  : 記得GG以前搞過小廠商量少的共用光罩方案
→ kuma660224  : 不知道現在還有沒有，那種也無法算片賣
推 onlydo      : 共用光罩很正常啊, TV都是這樣run
→ nick0506    : 我來到學生板了嗎…Shuttle...
推 onlydo      : 可是為啥股版會討論這個話題...
推 WuSmaLLnEw  : 他指的共用光罩是MPW，沒錢的小客戶會  前共製光罩
→ WuSmaLLnEw  : 就是所謂的NPW，不單侷限在TOP VIA
→ WuSmaLLnEw  : NICK別在嘴硬了，很多人知道我是台積電
→ nick0506    : shulttle 不是by die, 是賣面積…
→ nick0506    : 我想你是設備吧…
→ nick0506    : 台積七耐米代工封測一條龍模式我確實不熟但by die
→ nick0506    :  真的很蠢
→ nick0506    : 良率高底和電路設計好壞非常有相關連…
→ nick0506    : 同製成但不同案件可以有95以上良率，也有60以下的…
推 hastick007  : 通常良率穩定到一個程度才wafer buy，良率不穩或是
→ hastick007  : 強勢客戶才會要求die but，沒誰蠢的問題，都是商業
→ hastick007  : 談判折衝的結果
→ hastick007  : die buy
→ ming5566    : 自己爛被糾正不知道檢討就算了還急著給人扣帽子是設
→ ming5566    : 備 好好笑 哪間公司的工程師那麼素質那麼低呀@@
推 apoenzyme0  : 以前良率絕大部分是被defect殺掉的,所以die變大
→ apoenzyme0  : 良率會下降.但轉EUV後因為製程減化(簡化)
→ apoenzyme0  : 良率已經不完全是defect主導,大部分還有CDU的問題
→ apoenzyme0  : 這部分比較不會因為die變大導致良率下降
→ apoenzyme0  : 所以實際上良率應該會大於32
→ apoenzyme0  : 然後強勢客戶真的是buy by die
→ apoenzyme0  : 有些晶片只有第一年需求量超大,但良率還拉不起來
→ apoenzyme0  : 你想,明年9月阿婆賣新手機時,誰還給你買7奈米
→ apoenzyme0  : buy by wafer,良率又拉不起來都報廢.就沒量
→ apoenzyme0  : 阿婆手機都是靠發售後前六個月衝量的.沒時間等