→ teremy : 就搞個中文代稱XDD 05/26 08:43
推 mynumber55 : 七奈米封起來也不會遍1.4，只會更大顆 05/26 08:43
→ sses60802 : XD 05/26 08:44
→ ch410773 : 一樣的方向不能代表一樣的技術路線 05/26 08:44
推 abel0201 : 比氣長啊..華為背後肯定有整個國家資源一直灌，台 05/26 08:45
→ abel0201 : GG現在領先沒錯 不過有個大哥一直哭生意飯碗都被搶 05/26 08:45
→ abel0201 : 走了，你覺得他不會扯後腿嗎？ 05/26 08:45
推 mnxzq : 換賽道贏麻了！！ 05/26 08:46
→ win8719 : 不會~因為技術方面扯不了後腿 05/26 08:46
推 hillgod : 大陸目前在這一塊持續追趕，再過個十年真的很難說 05/26 08:48
噓 dragonjj : 代表中國只落後一個時代啊！ 05/26 08:48
噓 zzahoward : 你有看你貼的網頁內容嗎? 05/26 08:48
“韜（τ）定律”聚焦於“時間縮微”，通過重構互連架構、優化信號路徑、引入新型封
裝與光電協同等手段，直接降低信號在晶體管之間、芯粒之間乃至芯片之間的傳播耗時，
從而在不單純依賴晶體管尺寸縮小的前提下，實現更高效的指令執行與數據吞吐。
→ win8719 : 有 05/26 08:48
→ dragonjj : 然後你有沒有發現暴漲的都是晶片股而不是光纖矽光 05/26 08:50
→ dragonjj : 子，因為這部分原料都在中國手上，重點是1.4奈米 05/26 08:50
※ 編輯: win8719 (114.44.6.41 臺灣), 05/26/2026 08:50:34
推 cool10528 : 老大哥哪天搞個法案禁止台積電使用九陽神功跟乾坤大 05/26 08:52
→ cool10528 : 挪移逼你交出武功秘笈也不是不可能 05/26 08:52
→ wr : 台積電有可能輸 但候選人是三星跟intel 輪不到中國 05/26 08:53
噓 zzahoward : 那你應該多花點時間 代表你根本不懂內容 05/26 08:53
→ win8719 : 好的你看的懂~你解釋一下謝謝 05/26 08:53
噓 andy79323 : 根本不一樣 05/26 08:54
→ zzahoward : Logicfolding跟你的光通訊根本就是不同的東西 05/26 08:54
→ cschuan : 扯這麼多 有歐印嗎 05/26 08:54
→ zzahoward : 我看得懂阿 你不要半桶水就出來扯 logicfolding是有 05/26 08:55
→ win8719 : 好的請解釋 05/26 08:55
→ win8719 : 你高手快點解釋 05/26 08:55
→ zzahoward : 論文的 你可以稍微看一下再出來扯 05/26 08:55
→ win8719 : 哪裡不一樣 05/26 08:55
→ win8719 : 我貼給你看了~對面網站的說法 05/26 08:55
→ win8719 : 所以請解釋 05/26 08:55
推 cityhunter04: 拿出來騙補助的啊，不然怎麼遙遙領先！ 05/26 08:55
→ win8719 : 高手 05/26 08:55
→ s213092921 : 美吹慕洋犬不知道華為就是搞通訊起家的，光通訊在 05/26 08:56
→ s213092921 : 昇騰算卡已經完成了，輝達還在NVL72死磕 05/26 08:56
推 jerrychuang : 先進封裝TSV,hybrid bonding 05/26 08:56
→ win8719 : 我半桶水~請幫我~我真的看不出來那裡不一樣 05/26 08:56
噓 poeoe : 完全不同的東西 怎麼會講在一起 05/26 08:57
→ zzahoward : 不管事COUPE還是CPO 是cluster/system層級的事情 05/26 08:58
→ win8719 : 好的 05/26 08:58
→ zzahoward : Logicfolding是電晶體電路的堆疊設計 05/26 08:58
→ win8719 : COUPE是台積電為了處理AI高速傳輸需求而提出的光電 05/26 08:58
→ win8719 : 整合封裝技術。 05/26 08:58
→ zzahoward : 這文組就看得懂的東西 半桶水亂瞎扯 05/26 08:59
“韜（τ）定律”聚焦於“時間縮微”，通過重構互連架構、優化信號路徑、引入新型封
裝與光電協同等手段，直接降低信號在晶體管之間、芯粒之間乃至芯片之間的傳播耗時，
從而在不單純依賴晶體管尺寸縮小的前提下，實現更高效的指令執行與數據吞吐。
所以高手這段文在說啥可以解釋一下嗎
→ win8719 : 還有我貼給你文的是說封裝喔~對面說的不是我說的 05/26 08:59
推 cityhunter04: 笑死人！戳到肋骨了？中吹仔狂噓耶 05/26 08:59
※ 編輯: win8719 (114.44.6.41 臺灣), 05/26/2026 09:00:32
→ zzahoward : 你整天說對岸技術落後又用對岸文章來印證自己理論 05/26 09:00
→ win8719 : 我沒說他技術落後阿 05/26 09:00
→ zzahoward : 先不說華為先部先進啦 說法就錯跟中不中吹無關 05/26 09:00
→ win8719 : 是你要把他變成世界第一阿 05/26 09:00
→ zzahoward : 我剛剛都說了 Logicfolding有論文 你硬要看二手簡體 05/26 09:01
→ win8719 : 你拿東西反駁嗎 05/26 09:01
→ zzahoward : 資訊 就很奇怪 05/26 09:01
→ win8719 : 拜託了 05/26 09:01
→ wr : 其實邏輯堆疊跟光通訊華為都要做 不是選擇題 05/26 09:02
→ win8719 : 他看起來就是在封裝那邊下手阿 05/26 09:02
→ wr : 阿你製程就是跟不上 除了把這些強化也沒其他路能走 05/26 09:02
→ zzahoward : 我剛剛就說了 Logicfolding是電晶體電路堆疊設計 05/26 09:02
→ win8719 : 你不用說 05/26 09:02
→ win8719 : 拿東西資料出來謝謝 05/26 09:02
→ zzahoward : 封裝是cluster之間的事情 05/26 09:02
推 youreruhs : 放心，最會扯中國後腿的就是中國自己人^^ 05/26 09:03
→ win8719 : 拿資料出來吧 05/26 09:03
→ win8719 : 話說你說的電晶體電路堆疊設計~不就是3D封裝嗎 05/26 09:03
→ DIVIS : 中國很大 可是中國之外也不小阿 05/26 09:04
→ s213092921 : 原po就喜歡抬杠，上次堅持中國校園採購H200，結果 05/26 09:04
→ s213092921 : 被打臉就絕口不提此事 05/26 09:04
→ win8719 : 看了3D封裝 05/26 09:04
噓 zzahoward : 你先去了解一下封裝是在封甚麼............ 05/26 09:05
→ win8719 : 或者是3D IC? 05/26 09:05
推 Skydier : 原來支那2031就有A14了 05/26 09:05
→ win8719 : AMD 的 3D V-Cache? 05/26 09:05
→ NexusPrime : 中共大內宣用的 05/26 09:06
推 tony890415 : amd那個是SRAM die 華為應該是要把Logic cell 用1. 05/26 09:07
→ tony890415 : 5um pitch 來疊 05/26 09:07
推 liu02112 : 反正到了秋天麒麟晶片就會出了 到時候就知道是甚麼 05/26 09:07
→ win8719 : s213092921 謝謝你貼我的證明我說對了 05/26 09:08
噓 zzahoward : 還在X3D 就不一樣的東西 我論文也貼給你了 05/26 09:08
→ win8719 : 你貼了 05/26 09:08
→ win8719 : 我覺得就是一樣阿 05/26 09:08
→ win8719 : 你說不一樣就只出來啊 05/26 09:08
→ bnn : 其實它們如果做on chip optical interconnect 05/26 09:08
→ win8719 : 你只是一直強調我貼論文~但又沒說出那邊是大差距 05/26 09:09
→ bnn : 然後整上去號稱這套比cu BEOL節省能耗又大頻寬 05/26 09:09
→ win8719 : 只是一直說他門就是不一樣~ 05/26 09:09
→ win8719 : 這樣 05/26 09:09
→ win8719 : 有討論價值嗎? 05/26 09:09
→ liu02112 : 華為畢竟不是純做理論的機構 會發表就是已經在做了 05/26 09:09
→ bnn : 這套確實可以算是新的減少傳遞延遲方法 05/26 09:09
推 tony890415 : 但是製程還是有進步阿 你看那張圖的原始邏輯密度還 05/26 09:10
→ tony890415 : 是在上升的 05/26 09:10
→ tony890415 : 然後這個跟coupe無關 05/26 09:10
→ dannyao : 話說當初說中國採購H200的單呢? 這人還有人信? 05/26 09:10
→ bnn : 而你要把光通整上chip目前大概也是堆疊技術 05/26 09:10
→ win8719 : 華為2022年申請專利曝光 DUV繞過EUV挑戰2奈米級製 05/26 09:11
→ win8719 : 程 05/26 09:11
→ win8719 : h200走私這樣多去中國被抓了~還沒人信喔 05/26 09:11
→ bnn : 只是整上這套達到的等效14A 啊GG是還沒整CPO就14A 05/26 09:11
→ zzahoward : 這東西就是嘗試繞過EUV禁令下的技術路線產物 05/26 09:12
→ bnn : 不如說華為的專長本來就是光通...於是設計通訊架構 05/26 09:13
→ zzahoward : 你本質上就對半導體基礎知識沒很理解吧= = 05/26 09:13
噓 southpeace : 簡單來說就是晶片微縮做不到所以轉系統級去提升效 05/26 09:13
→ southpeace : 能，然後大家早就在做這件事，只是沒人出來創造新名 05/26 09:13
→ southpeace : 字 結論就是還是落後 05/26 09:13
→ bnn : 來讓它不自己涉及邏輯晶片微縮製程推進部分 05/26 09:13
→ win8719 : 恩~你好了解 05/26 09:13
→ win8719 : 所以我等這你這樣高手可以說出區別~不要一直說論文 05/26 09:14
→ win8719 : 了~叫人去看~用自己的理解來解釋一下 05/26 09:14
→ zzahoward : 華為這個連EDA都要打掉重來 是大工程了 05/26 09:15
→ wr : 這些玩意各大廠早就在做了 華為取個名字這樣 05/26 09:15
推 tony890415 : 這應該是偏同質堆疊 你舉的X3D 是SRAM+Logic die 05/26 09:15
→ tony890415 : 而且因為是同質所以Hybrid bond的間距應該小很多 05/26 09:16
→ wr : 製程有極限就只能從其他方面優化 是個傻子都知道 05/26 09:16
→ win8719 : 簡單說一句話~現在為何沒人要去堆疊邏輯ic~因為不需 05/26 09:17
→ win8719 : 要~製程還在進步中 05/26 09:17
推 tony890415 : 這樣中芯也配合把PDK And design rule 重做 不然就 05/26 09:17
→ tony890415 : 是華為自己的 Fab再搞這東西 05/26 09:17
噓 zzahoward : 這個是IC設計邏輯整個轉向 華為連EDA都要自己來 05/26 09:17
→ bnn : 算是platform roadmap吧 05/26 09:17
→ win8719 : 慢慢進來吧~華為遙遙領先 05/26 09:18
噓 maxangel : 好歹查一下半導體相關資訊再來評 05/26 09:18
推 tony890415 : 論文有預印本可以看 05/26 09:19
→ win8719 : 查了阿 05/26 09:19
→ zzahoward : 算是宣誓決心吧 想要突破EUV禁令 成功機率是一回事 05/26 09:19
→ maxangel : 落後只是時間問題 你看看面板跟記憶體 05/26 09:19
→ win8719 : 恩時間問題 05/26 09:19
→ win8719 : 加油 05/26 09:19
→ maxangel : 10年的時間 人家還是追的上 05/26 09:19
推 tony890415 : 不過應該是做一段時間了 論文提到今年新產品就會上 05/26 09:20
→ tony890415 : 到時候再看 05/26 09:20
→ zzahoward : 反正win8719就是沒什麼料又愛嘴硬 05/26 09:20
→ win8719 : 你好有料 05/26 09:20
→ win8719 : 叫你發一篇文解釋~你叫我去看論文~你又不解是 05/26 09:20
→ win8719 : 你要我通靈~我跟你看法一樣嗎肖死 05/26 09:21
→ kinki999 : 封裝吧？ 05/26 09:21
→ win8719 : 笑死 05/26 09:21
→ win8719 : 叫你解釋到了你開始扯eda了 05/26 09:21
→ s213092921 : 9月發佈mate90就知道邏輯摺疊的效能了，國產6奈米 05/26 09:22
→ s213092921 : 追上台積電3奈米，遊戲就結束了 05/26 09:22
→ win8719 : s213092921你不是說了好幾年華為3奈米出來了嗎 05/26 09:23
噓 zzahoward : 我剛剛就說了 CPO/COUPE都是Cluster層級的通訊 05/26 09:23
→ win8719 : 我剛剛說了 05/26 09:23
→ win8719 : 他門裡面還有封裝 05/26 09:23
→ win8719 : 然後你的說法就是3d ic 05/26 09:24
→ win8719 : 疊加 05/26 09:24
→ win8719 : 然後對岸的網頁~也是說cpo理論 05/26 09:24
→ win8719 : 所以你到底要說啥 05/26 09:24
→ zzahoward : Logicfolding是電晶體設計邏輯的技術 05/26 09:25
→ win8719 : 就設計出來做疊加 05/26 09:25
推 tony890415 : 不要看網頁 去看論文 這個就是拿堆疊做類local int 05/26 09:25
→ tony890415 : erconnect 05/26 09:25
→ s213092921 : 用便宜的國產6奈米追上貴松松的台積電3奈米，那也 05/26 09:25
→ s213092921 : 舒服了 05/26 09:25
→ zzahoward : 我就說你不要看對岸的網頁了= = 你幹嘛看二手資訊 05/26 09:25
→ win8719 : 我說了到後來 05/26 09:25
→ win8719 : 你說的看起來就是3d ic這樣啊 05/26 09:26
→ win8719 : 上面不是說了嗎 05/26 09:26
→ zzahoward : Tony哥都跟你說是不一樣的東西了 你到底在幹嘛 05/26 09:26
→ win8719 : 所以你的新理論就是~設計出來疊加 05/26 09:26
→ zzahoward : 你要不要說subway和X3d也是同樣的東西 都是夾在一起 05/26 09:26
→ win8719 : tony說的也就3d ic阿 05/26 09:27
→ win8719 : 不然了? 05/26 09:27
→ maxangel : 怕你看不懂 韜就是整車調教 從頂層開始 05/26 09:27
推 tony890415 : 你先了解 logic 區跟SRAM區是怎麼互聯的 你在看這 05/26 09:27
→ tony890415 : 篇論文 05/26 09:27
→ win8719 : 只是別人要減少記憶體傳輸速度堆疊 05/26 09:28
→ maxangel : CPO就是引擎把轉速跟扭力直接拉高 05/26 09:28
推 ive711 : Z大別用跟他解釋了啦 他就不懂 你怎麼解釋他還是聽 05/26 09:28
→ ive711 : 不懂，解釋是要跟懂的人說才有意義啦 哈哈 05/26 09:28
→ win8719 : 華為是因為效能追不上做對疊 05/26 09:28
→ win8719 : 所以有理解錯誤嗎? 05/26 09:28
→ s213092921 : ，相當台積電2024的3奈米了 05/26 09:28
噓 Shepherd1987: ….學生 ? 05/26 09:29
→ stevengod : 我稍微查了一下要達成logic上下層堆疊。按照現有先 05/26 09:30
→ stevengod : 進製程方法應該沒有辦法吧？因為目前都是cmos>cont 05/26 09:30
→ stevengod : act>cu wire用光罩在平面上一層一層堆疊出來。難道 05/26 09:30
→ stevengod : 把cmos改成double layer嗎？這樣製程跟設計基本跟 05/26 09:30
→ stevengod : 現有完全不同。良率很難吧而且你這樣在拉contact怎 05/26 09:30
→ stevengod : 麼連？ 05/26 09:30
噓 zzahoward : 既有EDA工具mac都是2D 所以我才說他們連EDA都要打掉 05/26 09:31
推 downtoearth : 這個方向以前也不是沒人思考過 AMD就想過 05/26 09:31
→ zzahoward : 所以他們這個東西我是不知道做多久 就是半導體純國 05/26 09:32
→ zzahoward : 產化的roadmap 因為打不穿EUV限制 05/26 09:32
→ downtoearth : 但是有真的先進製程在 自然這種沒辦法中的辦法就 05/26 09:32
→ downtoearth : 很難走下去 05/26 09:32
→ stevengod : 有Gate的layout跟分布示意圖嗎？ 05/26 09:32
推 hellophoenix: 說強行拿武功秘笈亂練的可以看看歐陽鋒練的怎麼樣 05/26 09:32
→ win8719 : 然後堆疊技術~又要靠先進封裝阿 05/26 09:32
→ win8719 : 所以你門到底要表達啥了? 05/26 09:32
推 comj : 做起來成本和效果都很挑戰 但不妨礙中吹繼續舒服XD 05/26 09:33
推 tony890415 : 你懂半導體製程才會知道我在說什麼 按照論文說法就 05/26 09:33
→ tony890415 : 是你提到X3D 是比原本的速度慢 但是Logic Fold是變 05/26 09:33
→ tony890415 : 快 05/26 09:33
噓 zzahoward : win8719就不懂半導體還在那邊堅持..... 05/26 09:34
推 jay0117 : 灣道超車 搖搖領先 05/26 09:35
→ win8719 : X3D是考慮到整體傳輸~然後現在華為不就是logic做不 05/26 09:36
→ win8719 : 下去~去做3d ic 也就是超結點變異板~ 05/26 09:36
→ win8719 : 所以你董半導體製程~要表達啥了? 05/26 09:36
→ win8719 : 簡單一句話Logic Fold他無法在物理上超越了~所以想 05/26 09:37
→ win8719 : 用堆疊方式便快不是嗎? 05/26 09:37
→ stevengod : 假如是X3D本質上還是把logic跟SRAM分別用現有製程 05/26 09:37
→ stevengod : 完成移除substrate在利用微凸塊hybrid bonding或是 05/26 09:37
→ stevengod : TSV上下連。假如是這種技術那目前的確技術上可以實 05/26 09:37
→ stevengod : 現。本質上還是2D再利用封裝 05/26 09:37
噓 zzahoward : 所以你的概念就是只要是堆疊都是同樣技術就是了 05/26 09:37
推 cp17 : 灣到超車 搖搖領先 中國爽贏 05/26 09:37
→ win8719 : 是的~我的想法就是堆疊~因為Logic Fold製程無法在進 05/26 09:38
→ win8719 : 步需要做的~別人為何不做了~因為製程一直進步啊 05/26 09:38
→ zzahoward : Subway/Cold Welding/X3D都是堆疊 所以都是一樣東西 05/26 09:38
推 tony890415 : 是的 論文也有提到將來更激進的 TSV落地點會落在M6 05/26 09:40
→ tony890415 : 再讓路徑縮短 05/26 09:40
推 cityhunter04: 氣成這樣狂噓？不怕被水桶喔！ 05/26 09:40
噓 zzahoward : Win8719邏輯還是有問題 華為確實是因為製程節點卡住 05/26 09:41
→ zzahoward : 但不代表只要是堆疊都是同樣的技術好嗎 05/26 09:41
→ zzahoward : 知識觀念錯欠噓有什麼問題嗎 05/26 09:42
推 cityhunter04: 都跟你說是舊東西包新衣服了，還在不一樣？ 05/26 09:42
→ win8719 : 大致上來說一樣是堆疊阿~只是沒人會去搞Logic Fold 05/26 09:42
→ win8719 : 的堆疊~因為沒必要~ 05/26 09:42
→ win8719 : 然後因為要靠先進封裝技術下去才有辦法實現 05/26 09:43
推 frank94 : 不太可能是double front-end layer或是intel的CFET 05/26 09:43
→ frank94 : ，那是製程大改，但沒聽說SMIC有什麼新製程改動。 05/26 09:43
→ frank94 : 但話說回來，華為又沒透露技術細節，這邊誰這麼厲 05/26 09:43
→ frank94 : 害可以推論出來？ 05/26 09:43
→ sunkissfu : 啊就關在牆內以為意外發現了什麼 05/26 09:43
推 PTTpeter : 非紅供應鏈，就算讓你做到0.4奈米，你也賣不出去!!! 05/26 09:44
推 awenracious : 支那很長這樣搞啊 不意外 05/26 09:44
噓 zzahoward : 懂了 堆疊就是一樣的東西 05/26 09:46
推 tony890415 : 為什麼都沒人說這樣會很熱 其實看起來最大問題不就 05/26 09:47
→ tony890415 : 是熱 05/26 09:47
推 a94037501 : 3d ic台積電一直在做散熱搞不定 05/26 09:47
推 a94037501 : 中國用不良的finfet還疊起來絕對更燙 05/26 09:49
噓 andy79323 : 堆的東西就不一樣 05/26 09:51
推 smch : 照你的觀點 只要不是龍頭的公司可以直接關了 05/26 09:54
→ zzahoward : 假如是data center層級就是用Immersion Cooling吧 05/26 09:54
→ bnn : 就散熱總有辦法的 反正不算晶片能耗也不算密度 05/26 09:55
→ bnn : 至於算在data center總能耗 他家能源便宜地大隨便啦 05/26 09:56
→ nidhogg : 所以應該要買中國電力系統股跟散熱股 05/26 09:58
推 roseritter : 我覺得全部電力系統和散熱都有搞頭 05/26 09:59
推 luten : 排骨酥湯？ 05/26 10:02
→ MVPkobe : 就是類3d封裝 05/26 10:02
推 vdrenike : 彎道超車通常是翻車 05/26 10:03
推 kinki999 : 疊越多，會不會像噴火一樣，需要散熱 05/26 10:06
推 bala045 : 這樣發熱問題不嚴重嗎 05/26 10:08
推 a94037501 : 中國殘廢七奈米就要浸沒式水冷了哪可能疊起來 05/26 10:11
→ fitenessboyz: 不重要啦 就是換個名字想炒股而已 05/26 10:12
→ nidhogg : 印象昇腾384什麼的就水冷了 05/26 10:13
噓 as10082 : 好了啦一堆中吹吧東西做出來在來吹拉 前幾年還nv晶 05/26 10:19
→ as10082 : 片1000倍現在屁都沒有，中吹最強就是什麼都沒有東 05/26 10:19
→ as10082 : 西都敢吹 05/26 10:19
噓 dragonjj : 你大概連CPO是什麼東西都不知道 CPO跟先進封裝 05/26 10:27
→ dragonjj : 是不同概念 CPO要用先進封裝 但是先進封裝不是CPO 05/26 10:27
→ dragonjj : 你可以自己去查查CPO的定義是什麼 看股票價值最準 05/26 10:28
→ dragonjj : 對岸聽到這個發表 漲的都是晶片股而不是先進封裝 05/26 10:28
推 MVPkobe : 一個講ic,一個講載板封裝 05/26 10:47
→ kimula01 : 問題是2031華為真的能1.4奈米嗎 05/26 10:48
推 rxsmalllove : 華為是等效1.4奈米 等效喔 所以應該做的出來吧 05/26 10:50
推 s800525 : 而且等效也沒有對象可以比較，就隨他喊 05/26 10:52
→ s800525 : 現在每一家幾奈米都沒辦法橫向對比了 05/26 10:52
→ s800525 : 就算比成品，你也不知道是架構問題還製程問題 05/26 10:53
→ s800525 : 歷史上唯一有過同產品不同製程的就蘋果那次吧 05/26 10:53
→ s800525 : 除了架構、製程以外，還有軟體問題 05/26 10:55
推 deach : 推文一堆噓的專家怎不發一篇來讓大家膜拜一下??? 05/26 11:05