Re: [請益] 為何中國大陸技術前景一片大好但股價不太

[zzahoward (Cheshire Cat)]

※ 引述《pinkowa (pinkowa)》之銘言：
: 目前華為在半導體製造技術提議
: 其實就只是分成兩件事。
: 1.從水平構造的半導體元件變成垂直構造半導體元件。
: 2.先進3D半導體堆疊封裝。
我看完整篇論文，但我是文組所以沒辦法深入到可行性分析

https://chinaxiv.org/abs/202605.00224

大家提到堆疊都有一個說法: 這個Tau的路線 = 3D封裝/先進封裝 = 大家玩爛了

但就我看完論文的邏輯來解讀，拿3D封裝來說並不是這個路線的全貌

華為拿出摩爾定律失效當宣傳，本質上有兩個意義

1. Marketing: 因為中國被制裁的關係，得不到EUV機台，所以只能提早進入折疊路線

2. 摩爾定律本身並不是定律，我反而覺得在今天的半導體產業中，摩爾定律比較像是

   Intel/TSMC設定目標的模式

   摩爾定律的架構原先比較像是一種觀察，但到了今天逐漸變成公司長期roadmap

   他並不像是相對論、熱力學等自然界的"定律"，被打破也不是什麼人類重大改變

   標題就是聳動而已


宣傳中有提到1.4nm "equivelant"，看就知道那是一個很模糊的假設

跟那個車評Andy說Lexus RZ轉向手感類似F1的感覺，但該車評大概連F1車殼都沒摸過

但你不能說他的技術是假的也完全沒有原創性

Logicfolding本質上其實是一個設計的理念

我用我粗淺的理解

3D封裝是把各獨立堆疊起來的製程，追求更短的訊號路徑

如主流Hybrid bonding- 包括Foveros/SoIC

大家比較熟的主流消費產品的AMD X3D來舉例，把L3 cache die拉近compute die

空間摺疊來達成更快的回應速度、更低功耗、讓L3更大

而Foveros 3D還是在既有的2D架構下提前留好接口去設計cluster的路徑堆疊

Logicfolding則是除了空間摺疊還有時間折疊

也就是在設計之初，就把所有邏輯路徑定義在3D上面

就直接改變整個3D layout/STA/電路邏輯

論文裡面也提到電路可以重新安排運用來達到時間折疊(Temporal Folding)效果

另外就是因為電路使用效率提升、良率提高對工藝要求也降低

聽起來很美好，但現實很骨感

目前EDA所有的MAC工具都是2D，所有已驗證的設計都是2D頂多2.5D

那這個邏輯折疊也不是華為第一個想到，他們並沒有特別聰明

因為製程節點完全被卡死，所以他們不得不提早開始投入這個邏輯設計

但這個設計工作量非常非常大，投資金額也非常非常大，一家正常有EUV的公司

在物理極限前根本不會想要淌這個渾水，因為需要克服的困難太多了

光是EDA幾乎就要推倒重來，雖然這也符合中國半導體獨立的方向

然後Tau"定律"也不是定律，其實它就只是一個科技發展路線

為了EUV制裁而提早開始投入的架構

和Dennard scaling屬於物理定律、摩爾定律屬於觀察轉目標完全都不同


當今晶片的效率提升幾乎還是大量依賴節點工藝來主導

中國就是提早進入設計邏輯領域，整體來說難度非常非常高

至於下半年發表的SOC到底使用了多少Logicfolding，我猜大概僅是小部分層面而已

那你要說中國在吹牛嗎? 這個科技路線並不是他們獨創的

只是他們提早想要硬上突破製程節點要用另外一個方式去追趕

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 136.226.240.124 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/Stock/M.1780017716.A.0AD.html
→ jjjj222     : 就是在吹啊, 要不然?
→ jjjj222     : 你知道讀書最大的用處, 是知道誰在胡說八道
是不是吹我覺得需要透過驗證，而不是直接就說在吹
中國還是不少大力出奇蹟的方式去超車，他們或許pipeline早就投入很多時間人力了
直接說人家吹牛，念過書的人都希望有證據以後再做評斷
→ jjjj222     : 讀書很重要, 希望大家能多讀書
推 a94037501   : 訊號跨晶片還是要走一次io現代公司才會安模組分
→ jjjj222     : 那你就慢慢驗證吧, 反正我看就一眼假, 加油喔
我資質駑鈍XD 不知道你覺得假的部分是哪裡
推 qoo781011   : 超好笑 來這都能看到Andy被臭
推 hanslins    : 現在中國是不得不走這條路，但彎道超車翻車機會比
→ hanslins    : 較高，現在的2D，2、5D還沒走的盡頭，保守估計3D搞
→ hanslins    : 不好2040年都不會正式量產
完整邏輯設計應用可能確實還要很久，但放著也是永遠追不上
推 Giovann     : 3D design flow  https://pse.is/95jsph
→ Giovann     : 概念不是全新的，但要做出來也是要有技術的
這技術範圍非常廣XD 幾乎是整條打掉重來
→ hanslins    : 華為拿這個不成熟的東西來宣傳跟宣傳3摺疊一樣，都
→ hanslins    : 只是為了拉投資跟宣傳
噓 Westzone    : 笑死，這東西跟宣傳鴻蒙會超車安卓有甚麼差..
→ hanslins    : 我看了只會覺得華為真的沒路了，只能靠這個畫大餅
→ hanslins    : 來拉投資
推 kducky      : 前陣子還在說快可以自製euv 突然說套定律不就是eu
→ kducky      : v做不出來 趕快用其他話術
→ jjjj222     : 我2009參加seminar就有人在講3D routing了...
→ jjjj222     : 3D P&R這概念少說也20年了吧, 老到不行, 新在哪?
→ jjjj222     : 不就騙騙外行人
噓 HenryLin123 : 吹起來
推 southpeace  : 如果是有信用的人在吹，我會等驗證。反之…
→ kklighter   : 7nm等效1.4你敢信！！
噓 eelse       : 文組呵呵...
推 rebel       : 你真有心 大內宣太多了 等產品真的上市有成效再來
→ rebel       : 看就好
沒耶，我都是閱讀原文的不太找那種簡體二手資訊
→ zero501595  : 吹太多次了，只能說遙遙領先
推 s213092921  : 根據華為自己公佈的技術路徑圖，2026年會完成對折1
→ s213092921  : 次（雙層），計算效率提升53.5%。2029年會完成對折1
→ s213092921  : .5次（關鍵路徑三層），計算效率提升120%。2031年會
→ s213092921  : 完成對折2次（四層），計算效率提升200%，達到等效1
→ s213092921  : .4納米的水平
理論效率值
EDA 3D placement、routing、STA、thermal、variation一堆坎要過
噓 bj45566     : 請問您知道摩爾定律早就失效了嗎？而且這是量子物理
→ bj45566     : 學早就能預測到的科學事實
→ s213092921  : 一張白紙對摺跟兩張白紙堆疊，那能一樣嗎
推 hanslins    : 要吹我也會，我跳高先跳50cm，然後直接疊一層就可
→ hanslins    : 以跳100cm,再疊一倍就200cm,再來我就能跳400cm了
推 atpx        : 推解說、反正我們吃瓜的就是看個熱鬧
→ hanslins    : 你摺疊一層即使做得到，你再摺疊的難度是成地比級
→ hanslins    : 數的增長
→ s213092921  : 但摩爾定律已經到了物理極限，因為到了2nm以下節點
→ s213092921  : 時量子隧穿就會開始發威，電子開始不斷無規則的「穿
→ s213092921  : 牆」，引發晶片內部漏電，導致晶片失去穩定。
→ s213092921  : 其物理臨界點是1.5nm，當晶體管和晶體管之間的絕緣
→ s213092921  : 層小於1.5nm的時候，電子會直接大規模穿牆，致使晶
→ s213092921  : 片報廢。
→ s213092921  : 而華為這次提出的，是在2031年推出等效於1.4nn制程
→ s213092921  : 的晶片，也就是說突破了摩爾定律的理論物理極限1.5n
→ s213092921  : m，卡著這個理論上不可能突破的臨界點去突破的
※ 編輯: zzahoward (136.226.240.124 臺灣), 05/29/2026 10:06:54
噓 bj45566     : 中吹 s21* 已經可以預測到 2031 的半導體發展狀況了
→ bj45566     : 喔？！MIT 和 Stanford 沒邀請您去當電機系教授或是
→ bj45566     : 創業導師真是太不懂得網羅人才了，這兩家真是三流
→ bj45566     : 的大學wwww
推 hanslins    : 要突破不是用吹的，你連實驗室數據都沒有，只畫個
→ hanslins    : 大餅
→ hanslins    : 如果吹得就行，核融合發電早就市場化了
推 s213092921  : 美吹質疑韜定律不可能量產，只能說無知就是力量
→ s213092921  : 核融合商業化發電不是2030年左右上市嗎？
→ s213092921  : 我記得中國好像宣佈了
→ s213092921  : 哦是2030年前完成核融合發電，不是商業化
→ ccsung      : 講這個就是之前吹的EUV曝光機搞不出來了，只好拿來
→ ccsung      : 疊疊樂
推 bj45566     : 看 s21* 解釋摩爾定律真的是讓人笑破肚皮wwww
推 roseritter  : 這個做法追求整系統每個節點的提升  華為想做大統包
→ roseritter  : 正如你所說 我認為必須搭配EDA的突破 而且是真突破
→ roseritter  : 搞出來就你獨一份天賦樹
→ zzahoward   : 這難度超高 也沒辦法一蹴可幾 87%是小規模堆疊試做
→ zzahoward   : 然後初期一定一堆問題 尤其是延遲
推 roseritter  : 用小片的手機晶片來實驗阿  反正怎麼吹 到時候上市
→ potionx     : 看過人講這個堆疊問題是 電路雜訊可能互相干擾
→ roseritter  : 整隻手機抓來拆  晶片切  就知道玩真的玩假的
→ ssarc       : 你加油，我比較膽小所以買gg
→ roseritter  : 傳說 因EDA的不足 華為用人海戰術硬幹出來
推 s213092921  : https://youtu.be/iSwzq97fYOo
→ zzahoward   : 就我說的大力出奇蹟 但電路共用邏輯問題初期大概很
→ roseritter  : 三體裡面  人肉邏輯閘還真有所本XD
→ zzahoward   : 慘 延遲也是會很嚴重
推 a94037501   : eda要配合製程吧沒人知道他要怎麼做怎麼設計
→ roseritter  : 所以要自己一條龍 至少當大統包 走真中國科技分支
→ zzahoward   : 對 他們就是整串半導體都要自己來
→ roseritter  : 鑽孔線走成那樣  很難想像對訊號的影響
推 bj45566     : 台積電、IBM、Intel,... 早就用各種方法聯手解決量
→ bj45566     : 子穿隧效應了，結果在中吹 s21* 的嘴巴底下，講的好
→ bj45566     : 像是華為是第一個發現量子穿隧效應一樣的荒謬可笑ww
→ bj45566     : ww
→ roseritter  : 如果習決定要賭國運  allin華為這把 後面就好玩了
→ zzahoward   : 他們半導體也沒其他路阿 現在追EUV太晚了
→ potionx     : 什麼都想自己來才是拖累的最大因素吧 重複造輪子...
→ zzahoward   : 沒阿 這條路線就是全部打掉重練
推 a94037501   : 中國根本不重視基礎科學怎麼自己來材料不純晶圓缺
→ a94037501   : 陷都測不出來還想製造
→ potionx     : 我指的是 大局上什麼都要自己搞的心態...
→ a94037501   : 打掉重練先去點物理學精密測量歐洲人當初是為了研究
→ a94037501   : 物理定律到多準有效才搞這對東西的
推 roseritter  : 歐洲就注定要被分食掉  怎麼分好不好看而已
→ roseritter  : 所以私下技轉或是技術 人才流出是可預見的
噓 andy79323   : 他們都發在IEEE 這邊一堆當野雞機構
→ andy79323   : 等成品就對了
推 bj45566     : 哈哈笑死！中吹 s21* 果然又再度、再度貼了一個按讚
→ bj45566     : 數不到 300 人的「閒雜人等」沒人關注、沒人在乎的
→ bj45566     : 小粉紅自 high YT 頻道影片wwww wwww
推 belister    : 看支吹笑話跟看realtw 一樣
推 vdrenike    : 這個套定律證明華為吹的光刻機突破已經放棄了，只
→ vdrenike    : 能改用折疊
推 chichen     : 就憑他是華為的名字我就不認為會失敗，就像手機一
→ chichen     : 樣公認比市場上的還爛也賣到中國市場第一，現在黨
→ chichen     : 都公告要企業國產替代了
推 bj45566     : 某樓學界盲真是笑死，每個科學/工程社群負責篩選的
→ bj45566     : 論文層級各有分工，如果「韜定律」真有其事，應該是
→ bj45566     : 要發表在 Nature, Science 期刊，而不是發表在 IEEE
→ bj45566     :  ISCAS -- 連中國計算機學會都認定為 B 級國際會議
→ bj45566     : 這種場合
推 bj45566     : 還是你覺得「中國計算機學會」是個垃圾機構，連會
→ bj45566     : 議、期刊的好壞都分不清楚？嘻嘻
→ HiuAnOP     : 尼有沒有做過絆倒體0.0？
推 HiuAnOP     : 窩拿個wire bond改成flip chip可以等效成幾奈米？
推 bj45566     : 前兩年台灣清華大學某團隊發表的創新 AI 晶片設計架
→ bj45566     : 構都攻頂到發表在 Nature, Science 期刊了... ISCAS
→ bj45566     : ？不要拿出來讓人笑破肚皮好嗎！
噓 myyalga     : 韜定律=撈定律！
→ myyalga     : 她們去年論文突破3d技術限制就在吹：超越台灣2.5d。
推 k4598760    : 就算理論成立跟實際上做不做得出來，做得出來也還
→ k4598760    : 要再看成功率高不高能不能進入實戰
推 myyalga     : 那就是跟她們人大撈錢的定律而已
→ k4598760    : 真的沒問題到時候自然會補漲
→ CORYCHAN    : 百度跟微博也中國市場第一
→ CORYCHAN    : 只能說華為還不夠狠
→ CORYCHAN    : 應該狠一點就有50%市佔。
推 doverdover  : 這篇回文相對合理中肯
推 seemoon2000 : 硬體製程的成長 比設計圖上的效率改善更快更有效
推 andy79323   : 期刊在講材料 物理 製成架構發這邊幹嘛
→ seemoon2000 : 幾年前AMD反超intel本質就是台積電的功勞為主 改善
→ seemoon2000 : 設計圖只要人才密度夠很容易能達成 但硬體落後就是
→ seemoon2000 : 擺在那無法抹除的距離 別人也可以改善算法和圖說
→ CORYCHAN    : 橫看豎看比較像是Intel自己不知道在幹嘛慢下來然後
→ CORYCHAN    : 產品被追上。
→ CORYCHAN    : 後來看一個博士員工閒到出來開YT頻道後大概了解到
→ CORYCHAN    : 是怎麼一回事了，八成過太爽。
推 bj45566     : 哇！有中吹連 Nature, Science 的地位都要詆毀否定
→ bj45566     : ，就因為他們不接受「韜定律」？！哈哈哈哈
→ squelch     : 3D 製程的EDA tool早就有 問題是不代表你可以突破
→ squelch     : 物理極限啊 你實驗室做不出來的東西 EDA怎麼可能先
→ squelch     : 幫你實現？
→ squelch     : 去看看 monolithic 3D IC 吧
推 andy79323   : 四處貼標跟某動物真像
→ tonyshan    : 就一個論文而已=畫餅 連實驗室的東西都不是
推 badruid     : 推分享，總歸對消費者是好的
→ demintree   : 不是想繞成3d就有辦法垂直連,要怎麼在一個方塊中間
→ demintree   : 繞線? 還是要一層一層的process,再出bonding 連起
→ demintree   : 來,跟封裝有87%像
→ Kazuma0332  : 就算是宣傳，比起手搓晶片也是有進步了
→ Iamtitlehgm : 你有沒有想過並非所有的EDA都是2D，而是華為用的到
→ Iamtitlehgm : 買的到的EDA只能支援到2D為止。
推 wei9898     : 晶片大躍進
推 wei9898     : 玩得是國家的錢，中共無所謂的
推 virtual     : 你覺得好, 那你就 all in 阿. 那麼多人買彩券,
→ virtual     : 也是有人中頭獎, 應該、有可能、說不定你是對的
推 cannedtuna  : 有人用Ai設計噴射引擎線路成功了
→ cannedtuna  : 立體邏輯路線是不是可以用同樣技術