→ hsnuyi: 為啥大家的LVS都是笑臉 我卻比較常看到叉叉啊? 10/11 00:26
→ sasako: 那些介面都有固定spec在網路上 可以找得到吧~ 10/11 00:37
→ sasako: 看spec可能會比上課來得有幫助 10/11 00:37
→ sasako: 而且你的專題方向明明就是走研發路線 幹嘛還要去設備 10/11 00:38
spec我有看過
然後FPGA開發板的範例我也有看過
但就不知道如何下手
至於專題
是研發路線無誤
但我只研發出一個超簡單的sequential circuit
就 assign out=a^b; 之類的
然後系上專題展莫名其妙就進複賽了
在專題實作過程中
實際上比較多時間是在 管實驗室工作站/修電腦/拉網路線/採購
有點像是在顧設備的感覺
真的曾經有考慮過不念碩班去當設備
但這是最後的選擇拉
※ 編輯: saes2005 (61.228.67.153), 10/11/2015 00:52:28
推 sasako: 個人感覺 你的電路觀念還是有待加強 verilog也只能說有看 10/11 01:14
→ sasako: 過 你起碼要真的debug那種超過幾千行的code 才算是及格 10/11 01:16
→ sasako: 假如你的電路觀念有一定基礎 看spec然後畫state machine 10/11 01:17
→ sasako: 把code刻出來 對你來說不是什麼難事 就照著做而已 10/11 01:17
→ sasako: 至於因為這是比較小的design 所以架構上也不至於太複雜 10/11 01:18
→ sasako: spec已經幫你制定好in out port 內部設計完全是個人發揮 10/11 01:20
了解
感謝大大
我大概了解學習方向了
※ 編輯: saes2005 (61.228.67.153), 10/11/2015 01:26:52
推 sasako: 還是建議你 先上CIC的課程 把基礎打好 看老師願不願意付錢 10/11 01:24
→ sasako: 讓你去上課 10/11 01:24
如果老師不願用計畫的錢讓我去上課
就只能先去企業實習賺足錢
再自己付費去上課
或者就去問其他實驗室的學長姊
→ chris1281: 要弄動BUS沒那麼簡單就是了,除了知道SPEC,你也需要有 10/11 01:26
→ chris1281: 可以用來驗證的模擬器 10/11 01:26
我本身自己有買一塊FPGA開發板
模擬平台是有的
之後還會再找低階的開發板
來補足現在持有板子沒有的介面
※ 編輯: saes2005 (61.228.67.153), 10/11/2015 01:33:18
→ chris1281: 否則光打test pattern看起來都正常,但是真的掛上BUS 10/11 01:27
→ chris1281: 卻動都不動,到時你就很難去de出了甚麼問題 10/11 01:28
推 aowen: 介面應該套IP就好了吧 把verilog弄熟比較重要.. 10/11 08:16
推 Lolispirit: 同意樓上 專題研發sequential,結果舉例用assign... 10/11 09:43
推 aowen: XD 看到assign真的讓人驚呆了 10/11 10:39
我似乎寫太快了XD
是sequential電路無誤
但最後發現能用assign解決 (抱頭)
推 ipieee: 個人是沒去過 但聽說貴得要死 其實進業界以後那些BUS都 10/11 11:48
→ ipieee: 學的到吧 個人認為不太需要花這個錢 10/11 11:48
我單純是想學介面控制拉
學校老師沒在教這個
但去比賽有時候總是會需要
藉此增加自己打造一個系統的能力
※ 編輯: saes2005 (61.228.67.153), 10/11/2015 13:31:33
推 XristianBale: 小兄弟您好像離數位電路很遠 10/11 16:43
還蠻遠的
讀電子系3年多
感覺3年都在修電腦XD
※ 編輯: saes2005 (61.228.67.153), 10/11/2015 18:25:53
推 uxijgil: CIC的課程學生價蠻便宜的, 700/天, 自己承擔也OK的 10/11 19:34
目前先報e-learning
寒假再報課程
到時可能就找開星期六的課程(平日企業實習賣肝賺錢)
四下開學繼續靠e-learning
進碩班後
暑假就繼續報名課程
大概就是這樣吧
※ 編輯: saes2005 (61.228.67.153), 10/11/2015 20:18:45
推 leisurely: 去CIC的就好 還可以用一堆tool 10/12 22:01