推 wayneshih: 12月開始做 你怎麼知道跟往常的有差異? 01/31 19:57
推 Cramael: 平常SoC 1P7M 也是top加厚啊，5X1Z,1U之類的...不一樣是 01/31 20:04
→ Cramael: 指？ 01/31 20:04
推 log926: 8K加到10K?12K? 01/31 20:19
→ andy19930905: 哈 我layout 新手 我是指走線方面 目前的數位電路 01/31 20:20
→ andy19930905: 很常在poly走met1 但我的電路比較沒有速度考量 理 01/31 20:20
→ andy19930905: 論上數位電路不是應該要走在pmos nmos的中間嗎？ 01/31 20:20
→ andy19930905: 因為我們面積要小 所以純手動layout 超累 01/31 20:20
→ andy19930905: 是說跟大學學的差異蠻大 因為大部分只有poly met1 01/31 20:52
→ andy19930905: 可以用 met2要看走線drc會不會卡到 這都是我目前遇 01/31 20:52
→ andy19930905: 到的差異 01/31 20:52
推 s1112233: 第一次看到1p2m 02/01 00:12
推 ShangLai: 樓上肯定沒看過Mask ROM，1p1m，讓你拉線痛不欲生 02/01 00:37
推 jerrylee666: 應該是metal layer 間耐壓的問題吧 02/01 01:33
推 yytseng: 因為wire bond 打線下去再拉上來有個向上力量，太薄會被 02/01 03:44
→ yytseng: 打穿然後拔起來 02/01 03:44
推 loloman: 3p2m (3p with 2 male) 02/01 03:48
推 Dough: top metal幾乎都會加厚，跟多少m無關 02/01 12:12
推 mico409: top metal 加厚大部分情況都是為了降低金屬的寄生阻值 02/01 14:03
→ mico409: 現在也很多FAB提供 dual top metal 就是更厚的top metal 02/01 14:04
推 mathlover: top metal加厚是因爲介電質層變厚，以抗壓及阻擋水氣吧 02/02 00:11
→ mathlover: ...... 02/02 00:11
推 centra: 不然就在打線處的metal下多畫via支撐 02/02 11:49
→ centra: 不然有可能打線直接被拔起來 02/02 11:49
→ poemsing: driver IC要耐高壓啊, m2/m1 不拉開一下就breakdown了 02/03 00:53