推 ImHoluCan : 有人能看懂你在講什也很猛 03/02 21:05
→ andyping : 我應該講的還算明白吧 怎麼了？ 03/02 21:07
推 lovecorgi : 類比為主的混訊電路當然是用手畫啊 03/02 21:10
→ andyping : 好像也是 但應該有混訊的數位非常複雜的產品吧 因 03/02 21:14
→ andyping : 為是我第一份工作 可能見識不廣 03/02 21:14
→ lovecorgi : 我的意思是包在類比內的邏輯電路用手畫 03/02 21:18
推 lovecorgi : 純digital function block 就用apr 03/02 21:20
→ samm3320 : 不是你複雜還是可以把電路分類一下啊 03/02 21:22
推 shenmue1001 : 重要的類比電路就是只能靠人工 03/02 21:27
→ andyping : 回6樓 我是連數位function 的block都是用手動 03/02 21:31
→ samm3320 : 成本問題吧，tool跟會apr的人都比較貴 03/02 21:32
→ samm3320 : 一點點數位就手畫算了 03/02 21:33
→ andyping : 然後混訊 是有類比啦 但可能是面積要求 變成人工 03/02 21:33
→ andyping : 因為那個數位真的也不小 當然跟市面上比算小的 03/02 21:33
→ cosmm : 算gate count啊，pm 會取捨吧... 03/02 22:08
→ jeff410226 : 高速電路的數位都純手畫 03/02 22:10
→ andyping : 哈 可能還沒遇過gate count太多的問題 03/02 22:12
推 mmonkeyboyy : ALU等 最內部的單元會 03/02 22:15
推 jfsu : 數位都APR，其他手刻 03/02 22:37
→ tenseven : 小塊邏輯或高速會手刻，多使用STD cell囉 03/02 22:58
推 yytseng : APR可以寫程式，你要的東西只是小蛋糕 03/02 23:05
→ toypoodle007: 身為慘線仔聽不懂 03/02 23:50
推 sticktight : tool 設定好都可以進apr 做啊 03/03 00:03
推 cyl61123 : 碩班經驗是不重要的數位控制電路可以APR 只要跟類比 03/03 01:02
→ cyl61123 : 的人討論pin怎麼出就好 省事 03/03 01:02
推 a478934 : 不多吧 看你製程不是最先進的 應該不是PPA考量才使 03/03 02:33
→ a478934 : 用手工，那應該是成本考量，你們公司是不是沒有花 03/03 02:33
→ a478934 : 錢買EDA TOOL，不然數位應該都能靠APR做出來，PPA 03/03 02:33
→ a478934 : 好壞的問題而已。 03/03 02:33
推 StrKO : 某幾塊IP 速度必須操很快才用手畫 03/03 02:41
→ CJSStarCraft: 沒timing issue的話，用手畫確實最省面積 03/03 03:16
推 Max112358 : shift reg為什麼不能apr 03/03 04:33
→ Qcloud : STA能描述的就用APR 03/03 05:12
→ andyping : 回Max大 他有辦法確認不會產生racing 現象應該就可 03/03 06:28
→ andyping : 以apr 03/03 06:28
推 ptta : 沒買eda tool，包給design service阿，這麼小的區塊 03/03 08:09
→ ptta : 不會很貴 03/03 08:09
推 aowen : 能用APR的不會叫你畫啦 你只是畫其中的小螺絲 03/03 08:38
推 aowen : 而且shift reg有什麼racing@@ 沒聽過 03/03 08:40
推 mmonkeyboyy : 這一般都是做mixed-signal 公司想省錢才搞出來的XD 03/03 11:06
推 mmonkeyboyy : shift regiester 這種東西你做習慣了 寫script都可 03/03 11:09
推 mmonkeyboyy : 概念就跟做memory compiler 一樣 03/03 11:13
推 bread1216 : 什麼是1p4m 03/03 11:18
推 k5289666 : 回樓上 p=poly m=metal 03/03 11:22
推 mooto : 就cost down，不然走apr再harden，卡timing嚴謹多了 03/03 11:36
推 den7 : std. cell lib搭配physical lib 就可以分析timing 03/03 11:39
→ mooto : 因為怠勤而有這想法很妙，都給apr做，你不就失業了 03/03 11:39
→ mooto : ？現在layout外包的很多喔，不想做容易被取代 03/03 11:39
→ mooto : physical lib都rd估的，很多根本亂抓 03/03 11:40
→ den7 : Digital可以用STA分析 mix sinal也可以轉spice分析 03/03 11:41
→ den7 : 只是STA需要有clock才好描述sdc, 要針對問題分析 03/03 11:43
→ den7 : STA 的physical lib是APR做完去抽的model,成熟製程 03/03 11:44
→ den7 : 都很準了啦~ 03/03 11:45
→ REMEMBERYAU : 偷偷說 蠻多外包給人做了 03/03 11:45
推 den7 : 你所謂的racing應該是hold time,數位分析很簡單 03/03 11:53
推 labbat : 手動很常見啊，以前同事把hdl當c寫得很開心，改線 03/03 11:56
→ labbat : 改了很久，因為當初寫的升遷當大主管了 03/03 11:57
推 Hughlo : shift reg數位的東西才該用apr不是嗎？timing那些 03/03 12:23
→ Hughlo : 的有apr tool幫你handle啊，從RTL合成一路下去都不 03/03 12:23
→ Hughlo : 會有你說的問題 03/03 12:23
→ andyping : 見識太少XD 03/03 12:38
→ andyping : 我還在弄layout 啦 只是想問業界普遍的狀況 03/03 12:40
→ samm3320 : 其實就算大量APR讓手畫的需求變很少，公司只會減少l 03/03 12:54
→ samm3320 : ayout人力讓loading差不多。 03/03 12:54
→ AHEAD099 : 大學作業apr出來一堆密密麻麻的線 03/03 13:26
→ AHEAD099 : 就覺得這東西真的能手畫嗎 03/03 13:26
推 owenroy : 有full custom 1p10幾m的 03/03 13:37
推 joydragon : 問一下各位大大，poly是指gate還是指多晶矽啊 03/03 14:34
推 k5289666 : 回樓上 poly是多晶矽 早期gate的主要材料 但先進製 03/03 14:45
→ k5289666 : 程基本上都演進為metal gate 03/03 14:45
噓 chenyi : shift register為啥無法用apr tool,阿不就一排regis 03/03 17:32
→ chenyi : ter 03/03 17:32
→ chenyi : racing是指setup time hold time racing? 03/03 17:33
→ chenyi : 如果是的話 不就店buffer就好 03/03 17:33
→ chenyi : 我好像沒聽過數位系統不能用apr 實作的情況 03/03 17:34
→ chenyi : *數位電路 03/03 17:35
→ andyping : 我內文沒說清楚 是指data和reset同走線方向時 會產 03/03 20:08
→ andyping : 生競賽的現象 03/03 20:08
推 hellk : 請問layout racing問題是怎樣的問題啊 03/03 21:07
→ andyping : 資料會讀錯 03/03 21:10
→ andyping : 但我覺得這麼規律的layout apr tool應該是可以設定 03/03 21:12
→ andyping : 出pin位置解決這個問題 03/03 21:12
→ hsnuyi : 現在某些類比都可以APR了 這公司是在用10年前的技 03/03 23:11
→ hsnuyi : 術嗎? 03/03 23:11
→ hsnuyi : 你要說的是data和clk同方向? 跨partition的bridge 03/03 23:18
→ hsnuyi : 兩邊又要sync時就會遇到 M已經用幾年了 sdc還是自 03/03 23:18
→ hsnuyi : 動生成的 03/03 23:18
→ hsnuyi : 這東西第一個做的是高通 短距離的類型則是30年前貝 03/03 23:27
→ hsnuyi : 爾實驗室的產物 03/03 23:27
推 jsp0520 : 手動柯數位電路，好奇timing跟IR怎麼分析 03/03 23:33
→ jsp0520 : *手動刻 03/03 23:34
推 a478934 : 你指的競賽現象應該滿基本款吧 ，線走一起，rest的 03/04 00:02
→ a478934 : cell vt net用好一點粗一點就好了 03/04 00:02
→ labbat : 本來就不應該reset放掉就馬上讓讓資料奔跑起來 03/04 03:09
→ labbat : 每個同步點reset都要多敲兩梯，資料當梯就動是找死 03/04 03:12
→ k798976869 : 單純只是不想花錢買EDA tool吧 03/04 08:38
→ samm3320 : 有些介面真的需要reset放掉馬上敲，要特殊處理。 03/04 09:21
→ andyping : 小公司有些覺得tool太貴 單純這樣而已 03/04 09:42
推 zhong0228 : 有類比就要人工吧 不是只有數位可以用apr？ 03/04 12:28