→ timer000: 感謝資訊 61.230.219.84 07/20 22:20
推 timer000: 我想一想 61.230.219.84 07/20 22:22
這個問題可以分成幾個方向來討論。
在固定load的3GPA下及loadpull的3GPA下。
Q1: 為什麼PAE越高ACPR會越差?
A1: 這是針對固定load的PA。當Pin較小時，PA工作為A類，效率較低，但線性度高。
Pin較大時，PA工作為AB類或B類，效率較高，但是線性度較差。
Q2: 為什麼使用DPD可以改善ACPR?
A2: 一般3GPA可傳輸的最大功率在P1dB-PAPR。
Pout超過這個值後會進入壓縮區，導致ACPR變差。
DPD將輸入波型做expansion，將線性區延伸至Psat。
在相同輸入功率的情形下，還是工作在線性區，所以ACPR較差。
Q3: 為什麼PAE與ACPR的optimal load不同?
A3: 這個問題是針對在fixed delivered power情形下量測的contour。
答案與A1類似，PAE較高的load接近B類放大器，ACPR較高的load接近A類放大器。
※ 引述《timer000 (祝我們平安^_^)》之銘言：
: 小弟已在RF領域工作數年,
: 研究所的專精比較偏電磁學領域,
: 電子學大學有讀,但是這幾年忘了很多
: 前幾天主管突然要我跟大家報告,
: 為何再調LOAD PULL時,
: PAE好,ACLR就會差的原因(也就是線性度差)
: 結果小弟花了許多時間,
: 找到的資料都是對具體現象的描述,
: 還回去重念電子學,結果發現電子學幾乎沒提到線性度的問題
: 連三階諧波都沒提到= =
: (我念到CMOS放大器如何組成,對線性度的問題,幾乎沒討論)
: 當3G PA(A類PA)接近飽和區時,Pdc會降
: (但為什麼會降,找不到什麼具體的資料)
: 當3G PA接近飽和區時,線性度會降
: (有資料提及,這和元件特性非理想有關
: 各頻率會有不同的GAIN值,但為何越遠離飽和區,這問題就會變小?)
: 想請問各位,有沒有更好的說法> <
: 這兩天都躲在家裡K書,還找不到什麼答案...
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 59.115.80.217
※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1437346493.A.202.html