[請益] Cadence設計好的CDR電路怎測BER跟浴缸圖

[Goofer (周大俠)]

請問有設計過serdes或是做過TRX的大大
要怎麼在模擬時就能測得BER呢??
之前有在ADS看過這樣子的tool
得先將Cadence的電路匯出，然後再匯給ADS
但是會遇到ADS跟Cadence的model不合的問題
想問有沒有直接在Cadence上做的方法
特別是高頻10G以上的電路
應該不太可能用傳統的方法
將Recorvered以後的資料跟原始資料做比對(XOR)
再來看每多少筆資料會產生錯誤吧?

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.114.108.172
※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1502524895.A.BAD.html
推 xeaper: 用 verilogA 吧