[問題] PCIe走線對地電容解Jitter問題

[japanner (涵 & 茹的拔)]

各位假日好，小弟有一問題請教，小弟有一Gateway產品，在CPU跟WIFI晶片中間是靠一對
PCIe gen2的走線去連接，走線上是有用0.1uf電容串連到線上隔直流，後來在測PCIe測眼
圖的項目時，結果為Jitter過大造成眼圖在時間軸的部份fail, 於是有前輩建議在pcie t
x trace的TX+跟TX-各加了一顆9pf電容下地，就將jitter問題解掉了，但前輩也不知道為
什麼，只說經驗遇過，小弟想問的是，加這個9pf下地的電容solution是改變了整個線的
阻抗或者是將pcie高速訊號的雜訊靠此電容導到地去降jitter的嗎?…若麻煩有大大知道
煩請分享給小弟，感謝:)

--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.113.30 (臺灣)
※ 文章網址: https://www.ptt.cc/bbs/comm_and_RF/M.1563004362.A.51E.html
推 Lanife: 你遇到的是RJ還是DJ?
推 rovercycu: 你可以考慮調整Pre/de emphasis
推 profyang: 電容可以解應該是DDJ吧 感覺你可能本來
→ profyang: 走線阻抗偏高
推 supergoal: 樓上正解